

**ZÁPADOČESKÁ UNIVERZITA V PLZNI  
FAKULTA ELEKTROTECHNICKÁ**

**KATEDRA ELEKTROMECHANIKY A VÝKONOVÉ  
ELEKTRONIKY**

# **DIPLOMOVÁ PRÁCE**

**Algoritmy řízení měničů pomocných pohonů**

**vedoucí práce: doc. Ing. Pavel Drábek, Ph.D.**

**2014**

**autor: Bc. Jan Novotný**



## **Anotace**

Předkládaná diplomová práce se zabývá problematikou řízení měničů pomocných pohonů. V úvodních kapitolách jsou popsány stávající a nové topologie pomocných pohonů.

Dále pak popisuje analýzu a simulaci vybraných topologií, kde pro jednu z vybraných topologií je vytvořen algoritmus řízení. Naprogramování a ověření funkčnosti algoritmu bylo provedeno na fyzikálním modelu, kde měniče byly řízeny procesorem. V závěrečné kapitole jsou vyhodnoceny a porovnány výsledky simulací a měření.

## **Klíčová slova**

Měnič pro pomocné pohony, snižovací pulsní měnič, napěťový střídač, diodový můstkový usměrňovač, galvanické oddělení, IGBT

## **Abstract**

This Master thesis deals with auxiliary inverter drives. New and existing topologies of auxiliary drives are described in the opening chapters.

The following chapters describe the analysis and simulation of the selected topologies. A controlling algorithm was developed for one of the selected topologies. The Programming and verification of the functionality of the algorithm was performed on a physical model, where the converters were controlled by the processor. The results of the simulations and measurements are evaluated in the final chapter.

## **Key words**

Auxiliary Inverter, Buck Converter, Inverter, Diode Rectifier Bridge, Galvanic Isolation, IGBT

## **Prohlášení**

Předkládám tímto k posouzení a obhajobě diplomovou práci, zpracovanou na závěr studia na Fakultě elektrotechnické Západočeské univerzity v Plzni.

Prohlašuji, že jsem tuto diplomovou práci vypracoval samostatně, s použitím odborné literatury a pramenů uvedených v seznamu, který je součástí této diplomové práce.

Dále prohlašuji, že veškerý software, použitý při řešení této diplomové práce, je legální.

V Plzni dne 6.5.2014

Jan Novotný

.....

## **Poděkování**

Tímto bych rád poděkoval vedoucímu diplomové práce doc. Ing. Pavlu Drábkovi, Ph.D, za cenné profesionální rady, připomínky a metodické vedení práce.

# Obsah

Úvod.....	8
Seznam symbolů a zkratk.....	9
1 Topologie měničů s galvanickým oddělením pro pomocné pohony.....	10
1.1 Topologie s použitím oddělovacího transformátoru na 50Hz.....	10
1.1.1 Varianta 1.....	11
1.1.2 Varianta 2.....	11
1.2 Topologie s použitím vysokofrekvenčního oddělovacího transformátoru....	12
1.2.1 Varianta 1.....	13
1.2.2 Varianta 2.....	14
1.3 Topologie s DC obvodem pro dobíjení vozové baterie.....	14
1.3.1 Varianta 1.....	14
1.3.2 Varianta 2.....	15
1.3.3 Varianta 3.....	16
2 Analýza a simulace vybraných topologií.....	17
2.1 Analýza a řízení měničů pomocných pohonů – topologie 1.....	17
2.1.1 Snižovací pulsní měnič a jeho řízení.....	20
2.1.2 1f napěťový střídač a jeho řízení.....	24
2.1.3 Simulace – topologie 1.....	29
2.2 Analýza a řízení měničů pomocných pohonů – topologie 2.....	36
2.2.1 Simulace – topologie 2.....	37
3 Algoritmy řízení měničů pomocných pohonů.....	47
3.1 DSP TMS3220F2812.....	47
3.2 Tvorba algoritmů.....	51
4 Experimentální ověření na fyzikálním modelu.....	56
4.1 Použité komponenty modelu.....	56
4.2 Výsledky měření.....	60
5 Závěr.....	69
Použitá literatura.....	71
6 Přílohy.....	73

## Úvod

Pomocné pohony jsou nedílnou součástí elektrické výzbroje vozidel lehké i těžké trakce. Tyto pohony se nepodílejí na trakční síle, ale zajišťují chod vozidla. Tím jsou míněny např. hlavní kompresor, který je zdrojem tlakového vzduchu pro brzdění, dále pak ventilace pro trakční motory, topení, klimatizace, čerpadla pro olejové a vodní hospodářství apod.

Pomocné pohony jsou v převážné většině realizovány tří fázovými asynchronními motory napájené střídači, přičemž jsou tyto střídače dimenzované na určité jmenovité napětí, které musí zůstat konstantní. Toto konstantní napětí zajišťuje společný (hlavní) měnič, který reguluje vstupní proměnné napětí z trolejového vedení.

Jelikož existuje několik topologií měničů pomocných pohonů, tak cílem této práce je vytvořit přehled stávajících topologií měničů s galvanickým oddělením pro pomocné pohony, kde budou vybrány dvě varianty topologií, na kterých bude provedena analýza a simulace chování průběhů napětí a proudu v závislosti na změnách napájecího napětí troleje a změnách zátěže.

Na základě získaných informací ze simulace bude řízení měničů realizováno pomocí navržených algoritmů, které se implementují do vybraného mikropočítače, jenž zajistí správný chod a regulaci požadovaných veličin.

Řízení vybrané topologie bude experimentálně realizováno a odzkoušeno na fyzikálním modelu.

Výsledky simulací obou topologií budou porovnány a vyhodnoceny dle statického i dynamického chování.

Na fyzikálním modelu bude provedeno měření očekávaných průběhů požadovaných veličin, které budou porovnány s průběhy získané v simulaci.



## Seznam symbolů a zkratk

PWM	Pulsní šířková modulace. (Pulse Width Modulation)
1f, 3f	Jednofázový, třífázový
IGBT	Bipolární tranzistor, řízený polem (Insulated Gate Bipolar Trasistor)
DC	Stejnoseměrný proud (Direct Current)
AC	Střídavý proud (Alternate Current)
PI	Proporčně integrační (regulátor)
GPIO	Univerzální vstup/výstup (General-purpose input/output)
DSP	Digitálně signálový procesor (Digital Signal Processor)
A/D	Analogově digitální (převodník)
I/O	Vstup/výstup (Input/Output)
ISR	Rutina obsluhy přerušení (Interrupt Service Routines)
$I_{pn}$	Měřicí rozsah čidla proudu [A]
$V_{pn}$	Měřicí rozsah čidla napětí [V]
$t_{d(on)}$	Doba zapnutí tranzistoru od příchodu zapínacího pulsu
z	Poměrná doba sepnutí


# 1 Topologie měničů s galvanickým oddělením pro pomocné pohony

Topologie měničů lze rozdělit do dvou hlavních skupin podle využití oddělovacího transformátoru. Transformátor s měničem navržený na jmenovitou frekvenci  $f = 50$  Hz (obr. 1.1), který je přímo připojen k 3f asynchronnímu motoru anebo s použitím vysokofrekvenčního oddělovacího transformátu spolu s více měniči (obr. 1.4), kde je 3f asynchronní motor napájen vlastním střídačem.

Transformátor galvanicky odděluje vstupní vysokonapěťovou napájecí část od výstupní nízkonapěťové části obvodu pro pomocný pohon, a to z důvodu bezpečnosti. Jelikož jsou některé pomocné pohony umístěny v blízkosti cestujících, musí být tyto různé úrovně napětí odděleny, aby při možné poruše preventivně zabránily přechodu vysokého napětí do oblasti pohybujících se cestujících.

## 1.1.1 Topologie s použitím oddělovacího transformátoru na 50Hz

Na obr. 1.1 můžeme vidět blokové schéma rozložení měniče s využitím oddělovacího transformátoru pracujícího s kmitočtem 50Hz.




Obr. 1.1 Blokové schéma napájení pomocných pohonů realizované s transformátorem pro 50-Hz. [1]

Stejnoseměrné napětí troleje je filtrováno a dále je rozstředáno 3f napěťovým střídačem řízeným pomocí PWM. Za ním následuje oddělovací transformátor, který je dimenzovaný na pracovní kmitočet 50 Hz. Takový typ zapojení lze realizovat pomocí dvou variant zapojení.

### 1.1.2 Varianta 1


Jak můžeme vidět z obrázku 1.2, k vstupnímu vyhlazovacímu kondenzátoru je přímo připojen 3f napěťový střídač, který je realizovaný pomocí IGBT tranzistorů. Tyto spínací prvky musí být dimenzované vzhledem k rozsahu trolejového napětí na vyšší napěťovou hladinu (1700V). Z důvodu využití součástek s takovýmto maximálním napětím se kvůli ztrátovému výkonu snižuje jejich spínací kmitočet na jednotky kHz. Kvůli nízkým spínacím kmitočtům měniče musí být transformátor navržen na síťový kmitočet 50 Hz. To přináší nevýhody vzhledem k velikosti, hmotnosti a ceně samotného transformátoru [1][2].



Obr. 1.2. Schéma zapojení – varianta 1

### 1.1.3 Varianta 2

U druhého zapojení (obr. 1.3) je výkonový obvod vybaven snižovacím pulsním měničem. Tento měnič snižuje napětí pro napěťový 3f střídač a díky tomu mohou být spínací součástky střídače navrženy pro nižší napěťovou třídu. Spínací frekvence napěťového střídače lze tedy zvýšit, ale za cenu přidání další spínací součástky a výstupního filtru. Transformátor zde opět bude pracovat na 50Hz.




Obr. 1.3. Schéma zapojení – varianta 2

Vzhledem k velikostem a nákladnosti oddělovacího transformátoru se výše uvedené topologie již nevyužívají a přechází se k modernějším a ekonomicky úspornějším zapojením s využitím vysokofrekvenčního oddělovacího transformátoru.

## 1.2 Topologie s použitím vysokofrekvenčního oddělovacího transformátoru

V těchto modernějších topologiích se využívají vysokofrekvenční transformátory, které díky použitým materiálům, jakou jsou ferity a amorfní slitiny, snižují ztráty v železe [2]. Se vzrůstající frekvencí lze dosáhnout zmenšení a celkové odlehčení oddělovacích transformátů, což přináší velké ekonomické výhody, a to navzdory zvýšení počtu měničů v obvodu.




Obr. 1.4. Blokové schéma s vysokofrekvenčním oddělovacím transformátorem [1]

Dle blokového schématu (obr. 1.4) lze sestavení měničů rozdělit na dvě části. První vstupní část, kde se nachází filtr a měniče s oddělovacím transformátorem, má za úkol regulovat, respektive stabilizovat jinak proměnné trolejové napětí (400 - 900V) a tvoří tak společný zdroj napětí pro výstupní moduly, které se nacházejí v druhé části. Výstupními moduly mohou být právě napěťové 3f střídače určené pro napájení motorů.

Z hlediska detailního zapojení obvodu lze dále topologii rozdělit do dvou variant.

### 1.2.1 Varianta 1

Zapojení na obr. 1.5 se skládá z vstupního snižovacího pulsního měniče, který stabilizuje proměnné napětí troleje a je řízen pulsně šířkově v řádu jednotek kHz. Frekvenční úroveň spínání se volí s ohledem na maximální možné spínací ztráty dle napěťové hladiny součástky (1700 V). Snahou je nastavovat co největší spínací frekvenci z důvodu snížení velikosti tlumivky ve výstupním filtru pulsního měniče. Používaný 1f napěťový střídač je řízen obdélníkově s plným poměrným sepnutím, aby převáděl maximální výkon. Spínací frekvence se liší dle aplikace<sup>1</sup>. U tramvají okolo 20 kHz u trolejbusů pak 50 kHz. Další část obvodu je galvanicky oddělena transformátorem, za kterým je umístěn 1f můstkový usměrňovač. 3f napěťový střídač (PWM řízení) 1200V



Obr. 1.5. Schéma zapojení - varianta 1


<sup>1</sup>Nižší spínací frekvence jsou výhodnější z hlediska spínacích ztrát měniče, na druhou stranu bude mít oddělovací transformátor větší rozměry. Oproti trolejbusu je u tramvajových souprav možnost provozovat napěťový střídač s nižší spínací frekvencí (20 kHz), kde jsou nároky na velikost a hmotnost oddělovacího transformátoru menší a to díky konstrukčnímu uspořádání vozu.

Kondenzátor za usměrňovačem vyhlazuje napětí a zároveň plní funkci zásobárny energie pro připojení výstupních modulů, tedy napěťových střídačů pro asynchronní motory.

Střídače jsou 3fázové, spínání IGBT tranzistorů je realizováno pulsně šířkovou modulací.

## 1.2.2 Varianta 2

U této varianty zapojení (obr. 1.6) je ke vstupnímu kondenzátoru rovnou připojen 1f napěťový střídač. Proměnné vstupní napětí troleje se reguluje právě tímto napěťovým střídačem, který je řízen obdélníkově šířkově. Absence snižovacího pulsního měniče, jenž by snižoval napětí právě pro tento střídač, způsobí, že IGBT tranzistory musí být dimenzovány na vyšší napěťovou hladinu. Další části obvodu jsou obdobné dle varianty 1.



Obr. 1.6. Schéma zapojení - varianta 2


## 1.3 Topologie s DC obvodem pro dobíjení vozové baterie

Výše uvedené topologie byly směřovány především k popisu obvodů pro pohonné jednotky. Pro celistvost problematiky je vhodné zmínit, že součástí výše uvedených variant používaných pro vozidla lehké trakce jsou také obvody pro dobíjení palubní baterie, bez které by vozidlo bylo prakticky nepojízdné. Zajišťují např. napájení palubních zařízení, kompresoru pro zvedání pantografu u tramvaje apod.

### 1.3.1 Varianta 1

Jedna z variant řešení obvodu dobíjení baterie je znázorněna blokově na obr. 1.7. Vstupním společným regulačním členem je opět snižovací pulsní měnič, který reguluje na proměnné trolejové napětí. Dále je v horní části obvod pro napájení střídavých spotřebičů a ve spodní části můžeme vidět vysokofrekvenční napěťový střídač s oddělovacím

transformátorem. Transformátor má takový převod, aby bylo dále usměrněné napětí ve vhodné úrovni pro nabíjení baterie. Nevýhodou této topologie je společný regulační člen, tedy pulsní měnič, kde je při návrhu regulace nutno usoudit zda bude regulace probíhat primárně v závislosti na poměru napětí v obvodu pro nabíjení vozové baterie, či v obvodu pro pomocný pohon. Jelikož jsou oba obvody přímo závislé právě na vstupním pulsním měniči,




Obr. 1.7. Blokové schéma zapojení obvodu s DC větví pro dobíjení baterie – varianta 1 [4]

tak z hlediska bezpečnosti může při poruše vstupního měniče dojít k odstavení jeho společných obvodů. Výhodou je menší zastavěná plocha zařízení, než je tomu u varianty 3, o které bude zmínka v kapitole 1.3.3.

### 1.3.2 Varianta 2


Tato topologie je principiálně velice podobná variantě 1. Opět má společný vstupní snižovací pulsní měnič pro stabilizaci napětí. Oddělení obvodu pro nabíjení vozové baterie nastává na sekundární straně oddělovacího transformátoru, kde jsou dvě sekundární vinutí. První je určeno pro pomocný pohon. Druhé pro obvod dobíjení vozové baterie.



Obr. 1.8. Blokové schéma zapojení obvodu s DC větví pro dobíjení baterie – varianta 2 [4]

### 1.3.3 Varianta 3

Na obr. 1.9 je znázorněné blokové schéma obvodů. Od předchozích variant se liší tím, že obvody pro pomocný pohon a pro dobíjení vozové baterie pracují na sobě nezávisle. Snižovací pulsní měniče jsou připojeny na vstupní trolejové napětí každý zvlášť, což zajišťuje danému obvodu oddělenou regulaci. To eliminuje výše popsané nevýhody (viz. kap. 1.3.1 a 1.3.2). Nevýhodou může být větší zastavěná plocha na voze.



Obr. 1.9. Blokové schéma zapojení obvodu s DC větví pro dobíjení baterie – varianta 3 [4]



## 2 Analýza a simulace vybraných topologií

Pro simulaci a následnou analýzu chování obvodů při řízení byly vybrány dvě topologie, konkrétně pak varianta zapojení 1 a 2 z výše uvedené kapitoly 1.2.

Simulace byla realizována v programu MATLAB od společnosti MathWorks, ve které bylo využito nástroje Simulink, ten slouží pro modelování a analýzu dynamických systémů. Vhodnou volbou bylo využití toolboxu PLECS, který je určen k simulaci chování elektrických obvodů v oblasti výkonové elektroniky.

### 2.1 Analýza a řízení měničů pomocných pohonů – topologie 1

Na obrázku 2.1 je znázorněno zapojení topologie obvodu, která je upravena pro provádění simulace. Vstupní zdroj stejnosměrného napětí reprezentuje úroveň napětí na trolejovém vedení. Za ním je zapojen vstupní filtr celého obvodu. Hodnota indukčnosti  $L_{f1}$  je stanovena 0,1mH a kapacita kondenzátoru  $C_{f1}$  je 1mF. Jelikož se kondenzátor v simulaci chová jako ideální součástka, je nutné do série zařadit rezistor  $R_{f1}$ , ten reprezentuje odpor přívodů a zamezí tak skokovou změnu proudu. Jeho hodnota je v řádu  $\mu\Omega$ .

Snížovací pulsní měnič zde plní hlavní funkci, a to jako regulační člen, jenž má za úkol snížit proměnné trolejové napětí. Spínací IGBT tranzistor je řízen pulsně šířkovou modulací. Princip řízení tohoto měniče bude dále popsán v kapitole 2.1.1.

Velikost indukčnosti  $L_{f2}$  lze určit podle požadovaného zvlnění proudu  $\sigma_I$  (1), které se volí v rozmezí 20 až 30%. S využitím vztahu (3) vyjádříme velikost  $L_{f2}$ . V průběhu simulace pak byla ta velikost upravena vzhledem k změnám zátěže a proudu na hodnotu  $L_{f2}=1mH$ .

$$\sigma_I = \frac{i_{Lf2(\max)} - i_{Lf2(\min)}}{i_{Lf2(\max)} + i_{Lf2(\min)}} \cdot 100 \cong \frac{\Delta i_{Lf2}}{2 \cdot I_{Lf2(\text{av})}} \cdot 100 \quad (1)$$

$$\Delta i_{Lf2} = \frac{\sigma_I}{100} \cdot 2 \cdot I_{Lf2(\text{av})} \quad (2)$$

$$L_{f2} = \frac{U_{Cf2} \cdot (1-z)}{f_{\text{spínací}} \cdot \Delta i_{Lf2}} \quad (3)$$

$$z \in \langle 0; 1 \rangle$$

Tato velikost je závislá na spínací frekvenci IGBT tranzistoru a poměrnému sepnutí  $z$ . Pro tento typ zapojení byla stanovena spínací frekvence pulsního měniče 10kHz. Nižší frekvence spínání by způsobila větší zvlnění proudu a musela by se použít tlumivka [6][7],

kteřá by měla větší rozměry a cenu. Zároveň zde může také nastat problém s přibližováním se spínací frekvence do oblasti slyšitelného spektra člověka<sup>2</sup>.

Kondenzátor  $C_{f2}$  se podílí se na filtraci výstupního napětí z pulsního měniče a zároveň je zdrojem napětí pro 1f napět'ový střídač. Podobně jako u výpočtu zvlnění proudu pro tlumivku  $L_{f2}$  lze vypočítat podle maximálního dovoleného zvlnění  $\sigma_U$  velikost kapacity (6). Ta byla stanovena dle průběhů simulace opět v závislosti na zátěži a také dle potřeb regulační smyčky na hodnotu 5mF.

$$\sigma_U \cong \frac{\Delta U_{C_{f2}}}{U_{C_{f2}}} \cdot 100 \quad (4)$$

$$\Delta U_{C_{f2}} = \frac{\sigma_U}{100} \cdot 2 \cdot U_{C_{f2}} \quad (5)$$

$$\Delta U_{C_{f2}} = \frac{1}{C_{f2}} \cdot I_{L_{f2}(av)} \cdot T_1 \rightarrow C_{f2} = \frac{I_{L_{f2}} \cdot z}{f_{spínací} \cdot \Delta U_{C_{f2}}} \quad (6)$$

$$T_1 = \frac{z}{f_{spínací}} \quad z \in \langle 0; 1 \rangle \quad (7)$$

Sřídač zapojený jako H-můstek slouží pro rozstřídání stejnosměrného stabilizovaného napětí a je řízen obdél'níkově s plným otevřením, aby přenesl maximální možný výkon o spínací frekvenci 50kHz. Řízení tohoto měniče bude popsáno v kapitole 2.1.2.

Vysokofrekvenční oddělovací transformátor je na primární straně připojen k 1f napět'ovému střídači. Pracovní frekvence transformátoru je dána spínacím kmitočtem střídače, tedy 50kHz. Zavedení vysoké spínací frekvence je důležitým aspektem pro snížení velikosti transformátoru, respektive jeho magnetického obvodu. Podle odvozeného vztahu (15), který vychází z vnitřního zdánlivého výkonu transformátoru, lze určit závislost pracovní frekvence na velikosti průřezu magnetického obvodu. Pro porovnání transformátoru s provozní frekvencí 50Hz a 50kHz můžeme ze vztahu (16) spočítat, že vysokofrekvenční transformátor je téměř 32 krát menší.

$$S_i = U_i \cdot I = 4,44 \cdot B_{FE} \cdot S_{FE} \cdot f \cdot I \quad (8)$$

<sup>2</sup> Lidské ucho dokáže vnímat zvuk ve frekvenčním rozsahu cca 20Hz až 20kHz. Přičemž nejcitlivější vnímané frekvence se pohybuje od 2 – 5 kHz.[5]

$$N \cdot I = S_{CU} \cdot J \rightarrow I = \frac{S_{CU} \cdot J}{N} \quad (9)$$

$$S_i = 4,44 \cdot N \cdot B_{FE} \cdot S_{FE} \cdot f \cdot \frac{S_{CU} \cdot J}{N} \quad (10)$$

$$K_1 = 4,44 \cdot B_{FE} \cdot J = konst. \quad (11)$$

$$S_i = K_1 \cdot S_{CU} \cdot S_{FE} \cdot f \quad (12)$$

$$S_{CU} \text{ je závislé na } S_{FE} \rightarrow S_{FE} = \alpha \cdot S_{FE} \quad (13)$$

$$S_i = K_1 \cdot \alpha \cdot B_{FE} \cdot S_{FE}^2 \cdot f \quad (14)$$


$$S_{FE} = \sqrt{\frac{S_i}{K_1 \cdot \alpha \cdot f}} \quad (15)$$

$$\frac{S_{FE(50Hz)}}{S_{FE(50kHz)}} = \frac{\sqrt{\frac{1}{50}}}{\sqrt{\frac{1}{50000}}} = 31.62 \quad (16)$$

Pro hrubé nastavení parametrů transformátoru před simulací byly použity naměřené hodnoty rozptylových a hlavních indukčností, které jsou převzaty z [8]. V průběhu simulace pak musely být empiricky upraveny pro větší výkon a pracovní kmitočet transformátoru tak, aby dle naměřených průběhů odpovídaly reálným hodnotám. Hlavní indukčnost byla stanovena  $L_h = 6\text{mH}$ , rozptylové indukčnosti  $L_{1\sigma} = 6\mu\text{H}$  a  $L_{2\sigma} = 1\mu\text{H}$ , odpory vinutí  $R_1 = 0,85\text{m}\Omega$  a  $R_2 = 1,25\text{m}\Omega$ . Převod poměru  $n_1/n_2 = 0.56$ .

Na sekundární stranu oddělovacího transformátoru je dále připojen můstkový diodový usměrňovač. Ten usměrní střídavé napětí na požadované výstupní napětí. Vyhlažovací kondenzátor za usměrňovačem opět plní funkci zdroje napětí pro výstupní zátěž. Velikost kapacity kondenzátoru  $C_d$  by měla být řádově podobná jako je velikost kondenzátoru  $C_{f2}$ , v tomto případě je  $5\text{mF}$ .

Zátěž reprezentuje zapojení výstupního modulu např. 3f napěťový střídač spolu s asynchronním motorem. Z tohoto důvodu je nahrazena sériovým spojením  $R$  a  $L$ , kde se odporová zátěž bude měnit v čase.




Obr. 2.1. Obvodové zapojení topologie 1 - PLECS

### 2.1.1 Snížovací pulsní měnič a jeho řízení

#### Princip činnosti snížovacího pulsního měniče

Schéma zapojení (obr. 2.2a) znázorňuje elektrické zapojení snížovacího pulsního měniče. Toto zapojení slouží k řízení napětí zátěže na hodnotu menší, než napětí zdroje  $U$ . Měnič je tvořen spínacím prvkem  $V$  a nulovou diodou  $V0$ . Zátěží je zde uvažovaná obecná  $R, L, U_i$ .



Obr. 2.2. Elektrické schéma snížovacího pulsního měniče – a) schéma, b) průběhy napětí a proudu [7][9]

Provoz obvodu respektuje předpoklad, že  $U_i < U$ .

Jak můžeme vidět na obr. 2.1.1b, při sepnutí  $V$  po dobu  $T_1$  je na zátěži  $U_d=U$ . Proud  $i_v$  protéká přes spínač a dále teče do zátěže ( $i_v=i_d$ ). Průběh tohoto proudu tvoří exponenciálu, která narůstá k hodnotě  $(U - U_i) / R$ . Energie dodávaná zdrojem při sepnutí zčásti akumuluje do  $L$ , část přijímá zdroj  $U_i$  a zbytek se ztrácí na  $R$ . [7][9]

V intervalu  $T_2$  dojde k vypnutí spínače V a  $U_d=0$ . Proud protéká přes diodu V0 ( $i_d=i_{v0}$ ). V případě, že tento proud nestačí v tomto intervalu klesnout k nule, jedná se o proud nepřerušovaný. Nahromaděná energie z  $L$  se uvolňuje, ta je pak z části přijímána  $U_i$  a zbytek se ztrácí na  $R$ . [7][9]

Střední hodnotu napětí  $U_{di}$  můžeme odvodit z průběhu napětí  $U_d$  podle vztahu (17).

$$U_{di} = \frac{T_1}{T} \cdot U = z \cdot U \quad (17)$$

Za předpokladu, že v ustáleném stavu je střední hodnota napětí na  $L$  nulová, lze podle vztahu (18) určit střední hodnotu proudu zátěže  $I_d$ .

$$I_d = \frac{U_{di}-U_i}{R} \quad (18)$$

Poměrná doba sepnutí  $z$ , jež je uvedena v (17) je závislá na době sepnutí  $T_1$  v intervalu  $T$ . Řízení snižovacího pulsního měniče se provádí signálem  $u_r$  z bloku spínání, kde je možno teoreticky řídit v rozmezí  $0 \leq z \leq 1$ . Rozsah řízení napětí je pak  $0 \leq U_d \leq U$  [7].

## Řízení snižovacího pulsního měniče


Jak je uvedeno výše, měnič se řídí pomocí poměrné doby sepnutí, přičemž takovéto řízení lze realizovat různými způsoby:

- 1) Řízení s konstantním spínacím kmitočtem
- 2) Řízení dvouhodnotové
- 3) Řízení s konstantní dobou sepnutí

Ad 1)


Při řízení s konstantním kmitočtem spínání se řídí poměrná doba sepnutí  $z$  právě za použití neproměnného spínacího kmitočtu  $f=1/T$ . [7] Tento princip využívá tzv. PWM (pulse width modulation) pulsní šířková modulace.

Řízení měniče pomocí PWM je znázorněno na obr. 2.3. Jedná se o diskrétní modulaci pro přenos analogového signálu, v našem případě dle (obr 2.2b) pro přenos  $U_{di}$ . Tento signál je přenášen pomocí střídavy (poměrného sepnutí  $z$ ).



Obr. 2.3. Řídicí blok PWM

Základem je generovaný nesymetrický, respektive symetrický pilový signál s konstantní amplitudou a frekvencí, který se nazývá nosný signál. Mezi jeho minimální a maximální hodnotu amplitudy se přivádí tzv. modulační (referenční) signál, který musí mít podstatně menší frekvenci než je u nosného. [10]



Obr. 2.4 Časové průběhy pulsně šířkové modulace

Jak je znázorněno na obr. 2.4, pokud je okamžitá hodnota modulačního signálu vyšší, než okamžitá hodnota signálu nosného přivede se na spínací člen log. „1“ a spínač  $V$  je sepnutý. V opačném případě je vypnutý (log. „0“). Doba sepnutí  $T_1$  a vypnutí  $T_2$  je pak v časovém intervalu  $T$ .

Ad 2)

Dvouhodnotové řízení pracuje na principu využití dvou pracovních saturačních hodnot, kde při dosažení maximální dovolené hodnoty dojde k saturaci, tím se spínací člen vypne. Dále dochází k poklesu řízené veličiny až do minimální dovolené hodnoty, opět dochází k saturaci a spínací člen sepne. Takto řízená veličina kmitá mezi dovolenými saturačními hodnotami.

Ad 3)


Princip řízení s konstantní dobou sepnutí je takový, že  $T_I = konst.$  Pro změnu poměrného sepnutí  $z$  se mění frekvence  $f$  pilového nosného signálu. Tento typ řízení se využívá v zapojení, kde spínací součástkou  $V$  je tyristor s komutačním obvodem. Sepnutím tyristoru se uvede do činnosti komutační obvod tak, že za stejnou dobu  $T_I$  dojde k jeho vypnutí. Výhodou tohoto druhu řízení je úspornější řešení obvodu, kdy se ušetří vedlejší tyristor.[7]

### **Výběr řízení snižovacího pulsního měniče – topologie 1**

Pro simulaci bylo vybráno řízení viz. Ad 1). Je to nejběžnější způsob při řízení měničů pohonů. Výhodou je konstantní spínací frekvence. U dvouhodnotového řízení a řízení s konstantní dobou sepnutí, se spínací frekvence mění, což může způsobovat problém v rušení telekomunikačních sítí. [7]

## 2.1.2 1f napěťový střídač a jeho řízení

Schéma obvodu, které je znázorněno na obr. 2.5 se skládá z vypínatelných součástek V1 až V4. K nim jsou antiparalelně připojeny diody VR1 až VR4. Ty tvoří zpětný usměrňovač. Zátěž Z je složena z R, L.




Obr. 2.5 1f napěťový střídač – můstkové zapojení

### Princip činnosti 1f napěťového střídače [7]

Na obr. 2.6 můžeme vidět napěťové a proudové poměry při  $\psi=\pi$  spolu se spínacím digramem. Proud zátěží  $I_z$  je znázorněn na obr. 2.7 v taktech spínání. Úhel  $\psi$  (úhel sepnutí) je programovatelný úhel sepnutí vypínatelných součástek. Tento interval mezi začátkem a koncem zapínacího impulsu je vysílaný blokem spínání.


Pro upřesnění výkladu je ve spínacím diagramu signál přicházející z bloku spínání vyznačen tečkovaně. Skutečný interval sepnutí vypínatelných součástek  $\psi_S$  je nad tímto tečkováním vyznačen plně. Pod tečkováním jsou vyznačeny skutečné intervaly sepnutí zpětných diod  $\psi_R$ .






Obr. 2.7 Spínací digram, napěťové a proudové poměry 1f napěťového střídače

Takt V1,V2: V tomto taktu jsou sepnuty V1 a V2. Na zátěži je napětí  $u_z = U_d$ . Proud zátěži  $i_z$  protéká ve směru vyznačeném na obr. 2.8 a narůstá exponenciálně k hodnotě  $U_d/R$ . Část energie ze stejnosměrného zdroje se akumuluje v L, zbytek se ztrácí v R.




Obr. 2.8 Proud zátěží – takt V1, V2

Takt VR3,VR4: Po vypnutí V1 a V2, vlivem působení L, proud  $i_z$  nezaniká, ale pokračuje původním směrem přes zpětné diody VR3, VR4. Proud zátěží klesá k hodnotě  $(-U_d/R)$ . Napětí  $u_z = -U_d$ . Část energie z L v předchozím taktu se ztrácí na R, část se vrací do stejnosměrného zdroje jako jalová energie. Takt končí poklesem  $i_z$  k nule.



Obr. 2.9 Proud zátěží – takt VR3, VR4

Takt V3,V4: Spínací součástky V3 a V4 se zapnou po zániku proudu zpětnými diodami z předchozího taktu. Proud  $i_z$  prochází zátěží v opačné polaritě a  $u_z = -U_d$ . Opět se energie ztrácí na R a akumuluje na L.



Obr. 2.10 Proud zátěží – takt V3, V4


Takt VR1,VR2: Na dvojici spínacích součástek V1 a V2 je přiváděn zapínací signál  $\psi$ . Na zátěž je připojeno napětí  $u_z = U_d$ . Proud zátěží  $i_z$  pokračuje s předchozím směrem přes VR1 a VR2 a opět narůstá k hodnotě  $U_d/R$ .

Z hlediska rozsahu úhlu řízení  $\psi$  musíme brát na vědomí, že při  $\psi > \pi$  by docházelo ke zkratu součástek spojených ke stejnému vývodu. Tomuto se předchází zavedením mrtvých časů, tedy vložení intervalu mezi vypnutím a sepnutím následující spínací dvojice.


## Řízení 1f napět'ového střídače

Stejně jako u snižovacího pulsního měniče můžeme řídit výstupní napětí 1f napět'ového střídače přiváděním impulsů na spínací součástky, a to blokem spínání jak je naznačeno na obr. 2.5. Opět je několik způsobů řízení:


### 1) Obdélníkové amplitudové




### 2) Obdélníkové šířkové



### 3) Šířkové pulsní



### 4) Šířkové pulsní modulované



### 5) Řízení v kaskádě

Ad 1)

Výstupní napětí se řídí změnou velikosti amplitudy řídicího signálu. Úhel sepnutí je  $\psi = \pi$ . Vždy je tedy sepnuta jedna dvojice spínacích prvků v celé půlperiodě (viz. Obr. 2.7.)

Ad 2)

Při obdélníkovém šířkovém řízení je amplituda vždy maximální, ale velikost výstupního napětí se mění změnou intervalu sepnutí  $\psi$  a to v rozsahu  $0 < \psi < \pi$ .

Ad 3)

Princip řízení pulsů je podobný jako u snižovacího pulsního měniče (viz. kap. 2.1.1). Počet pulsů je daný spínací frekvencí. Jejich šířka a zároveň i výstupní napětí se mění řízením poměrného sepnutí  $z = T_1/T$ .

Ad 4)

Princip šířkového pulsně modulovaného řízení (PWM) je nastíněn v kap. 2.1.1. Porovnáním vysokofrekvenčního pilového signálu s modulovaným (referenčním), v tomto případě sinusovým, signálem se docílí vygenerování pulsů různé šířky. Demodulace je provedena výstupním filtrem typu dolní propust.

Ad 5)

Pro ucelenost je zde zmíněno i tento druh řízení, ale běžně se kaskádní spojení střídačů nevyužívá [7].

## Výběr řízení 1f napět'ového střídače – topologie 1

Z výše uvedených druhů řízení se pro 1f napět'ový střídač pro pomocné pohony využívá řízení obdélníkové šířkové. Dalo by se využít i řízení obdélníkové amplitudové, ale pouze pro konstantní řízení s maximální amplitudou. Ostatní typy řízení jsou spíš určeny pro vytvoření výstupního napětí přibližující se sinusovému.

Pro simulaci vybrané topologie 1 je napět'ový střídač řízený v plném otevření z důvodu přenosu maximálního výkonu.

### 2.1.3 Simulace – topologie 1

Simulace byla provedena na obvodovém zapojení viz. obr. 2.1. Parametry použitých hodnot součástek jsou uvedeny v kap. 2.1.


#### Statické chování

Pro přehlednost byl vytvořen výřez vstupní části obvodu (obr. 2.11), kde je zobrazen snižovací pulsní měnič spolu s kaskádní regulací napětí a proudu. Použití kaskádního zapojení regulátorů má tu výhodu, že nadřazená zpětná vazba pro regulaci proudu má zde hlavní funkci jako omezovač maximálního dovoleného proudu.

Parametry: Trolejové vstupní napětí – 600 V

Požadované výstupní napětí – 380 V

Uvažovaná zátěž – 50  $\Omega$ , 1mF




Obr. 2.11. Zapojení a regulační struktura snižovacího pulsního měniče

Parametry zesílení proporční a integrační složky byly nastaveny a upraveny pomocí nástrojů v Matlabu.

Pro zjištění přenosů regulačního systému byla využita funkce System Identification Tool. Vypočítané přenosy byly pak dále pro zjištění optimálních nastavení parametrů PI regulátorů přeneseny do nástroje PID Tuner, z nich pak byly určeny tyto hodnoty zesílení:

PI pro napětí:  $K_p = 1.98$ ,  $K_i = 5.9$

PI pro proud:  $K_p = 0.05$ ,  $K_i = 3.01$



Obr. 2.12 Systém automatického řízení [11]

Přenos regulátoru  $F_R(p)$ :

$$F_R(p) = k_p + \frac{k_I}{p} + k_D \cdot p \quad (19)$$


Přenos řízené soustavy  $F_S(p)$ :

$$F_S(p) = \frac{Y(p)}{U(p)} \quad (20)$$

Přenos uzavřeného systému automatického řízení  $F(p)$ :

$$F(p) = \frac{F_R(p) \cdot F_S(p)}{1 + F_R(p) \cdot F_S(p)} = \frac{F_0(p)}{1 + F_0(p)} \quad (21)$$

## Simulované průběhy PWM v ustáleném stavu – snižovací pulsní měnič




Obr. 2.13 Spínání snižovacího pulsního měniče

Na obr. 2.13 můžeme vidět nasimulované spínání PWM v ustáleném stavu. Regulátor na základě rozdílu mezi žádanou a akční veličinou nastaví akční člen tak, aby se regulační odchylka  $e \rightarrow 0$  resp. regulovaná veličina  $y$  se rovnala požadované  $w$ .

Akční veličina je pro nás referenční signál, který vstupuje do bloku porovnávací logiky. V porovnávací logice vyhodnocen tak, že když je jeho hodnota vyšší než hodnota nosného, tak je na spínací součástku přivedená log. „1“ je tedy sepnuto. Jak je vidět v průběhu, tak úroveň referenčního signálu je 0.63. Kontrolu velikosti výstupního napětí lze ověřit jednoduchým výpočtem (22).

$$U_{výstupní} = U_{vstupní} \cdot 0.63 \cong 480 \text{ [V]} \quad (22)$$

Časové průběhy napětí a proudu jsou znázorněny na obr. 2.14. Nárůst a pokles proudu má charakteristický tvar, jak je již zmíněný v kap. 2.1.1. a závisí jak na druhu zátěže, tak na poměrném sepnutí spínací součástky. V tomto ustáleném stavu a při zátěži  $50 \Omega$  je jeho střední hodnota  $I = 21,6 \text{ A}$ .



Obr. 2.14 napětí a proud snižovacím pulsním měničem


### Simulované průběhy – 1f napěťový střídač

Zbytek části simulačního obvodu je zobrazen na obr. 2.15. Regulované napětí ze snižovacího pulsního měniče je dále přiváděno na 1f napěťový střídač s provozní frekvencí 50kHz. Spínání je řešeno pulsním generátorem, jehož signály jsou rozděleny zvlášť na dvojice spínacích prvků. Algoritmus spínání je zde řešen pomocí negace, když jsou sepnuty prvky IGBTD1 a IGBTD4, tak zbylé dva spínací prvky jsou vypnuty a naopak.


Výstupní napětí a proud, který dále prochází transformátorem, jsou zaznamenávány a časové průběhy jsou vyobrazeny na obr. 2.16.

Střídavé výstupní napětí je pomocí transformátoru zvýšeno 1,5x a dále usměrněno.





Obr. 2.15 Zapojení a řídicí struktura 1f napěťového střídače



Obr. 2.16 Napětí a proud transformátorem TR

## Dynamické chování


V této části budou zobrazeny časové průběhy a regulace celého obvodu pro pomocné pohony viz. obr 2.1. Trolejové napětí se v čase bude pohybovat v mezích 400-950 V. Uvažovaná zátěž se bude měnit 50-70  $\Omega$ .

Parametry: Trolejové napětí – 400-950 V

RL zátěž – 50-70  $\Omega$ , 1mF

Požadované napětí na pulsním měniči – 380 V

Požadované výstupní stejnosměrné napětí na zátěži – 560 V



Obr. 2.17 Dynamické časové průběhy simulace – topologie 1


Na obr. 2.17 jsou zobrazeny průběhy napětí a proudu v dynamických stavech. Rychlost nárůstu požadovaného výstupního napětí je určena regulátorem proudu, který je saturován do 80 A.

Jak je vidět ve spodní části průběhu výstupního proudu pulsního měniče, tak regulátor omezí maximální nastavený proud dle saturace. S tímto proudem se pak nabíjejí kondenzátory.

Po dosažení požadovaného regulovaného napětí na pulsním měniči (380 V) proud klesá na provozní hodnotu a dle změny zátěže se pohybuje okolo 10 A.

Výstupní napětí na zátěži se udržuje podle regulace snižovacího pulsního měniče na hodnotě 560 V.

Průběh akční veličiny (referenční signál), která je výsledkem regulace dle změny vstupního proměnného napětí, je spolu s nosným pilovým signálem zobrazena na obr. 2.18. Porovnáním obou signálů se docílí vhodného spínání snižovacího pulsního měniče.



Obr. 2.18 Referenční a nosný signál při regulaci


## 2.2 Analýza a řízení měničů pomocných pohonů – topologie 2

Na obr. 2.19 je znázorněno zapojení druhé vybrané topologie. Oproti první topologii je na první pohled vidět absence snižovacího pulsního měniče, jako regulační člen vstupního trolejového napětí. Regulaci vstupního napětí zastává 1f napět'ový střídač.

Celková sestava se dále již nemění a kromě výše uvedeného snižovacího pulsního měniče je téměř stejná jako u předchozí varianty.

Postup určení hodnot použitých součástek byl prakticky totožný, jak je uvedeno v kap. 2.1.

Hodnota vstupní kapacity  $Cf1 = 1\text{mF}$  (důvod připojení rezistorů ke kondenzátorům jsou vysvětleny v kap. 2.1). K němu je paralelně připojen 1f napět'ový střídač. Jeho činnost a způsoby řízení jsou popsány v kapitole 2.1.2. Součástky musí být navrženy na vyšší napět'ovou hladinu (1700 V), a to z důvodu vyššího napětí, které je dáno napětím troleje. Oddělovací transformátor a můstkový usměrňovač je totožný jako u topologie 1. Hodnota kondenzátoru byla zvolena s ohledem na přechodové děje na velikost 0,9mF. Zátěž je uvažovaná opět  $R$  a  $L$ , kde velikost indukčnosti  $L = 0.001\text{H}$  a odporová zátěž se bude měnit v čase.



Obr. 2.19 Obvodové zapojení topologie 2 – PLECS

### Výběr řízení 1f napět'ového střídače – topologie 2


Samotný 1f napět'ový střídač reguluje vstupní trolejové napětí na požadované výstupní napětí, pro jeho řízení bylo vybráno obdélníkové šířkové řízení. Podle změny úhlu sepnutí se mění i výstupní napětí. Princip realizace řízení toho měniče bude nastíněn níže v simulaci.

## 2.2.1 Simulace – topologie 2

Simulace byla provedena na obvodovém zapojení viz obr. 2.19.

### Statické chování – simulované průběhy (ustálený stav)

Na obr. 2.20 je znázorněna realizace řízení 1f napěťového střídače. Aby bylo možné najednou řídit dobu sepnutí obou dvojic spínacích součástek, musela se pro šířkovou modulaci vytvořit nosný signál v rozmezí  $\langle 0; 2 \rangle$ . Na obrázku jí reprezentuje blok generátoru pilového signálu. Referenční (modulační) signál vychází z bloků struktury kaskádní regulace a pohybuje se v rozmezí  $\langle 0; 1 \rangle$ .



Obr. 2.20 Zapojení a regulační struktura 1f napěťového střídače

Spínání první dvojice spínacích prvků (IGBT3 a IGBT2) probíhá principiálně stejně jako je tomu u PWM v kap. 2.1.1. Aby druhá dvojice spínala stejnou šířkou jako ta první, bylo nutné zvednout velikost pilového signálu i velikost referenční hodnoty pro druhou dvojici spínacích součástek. Na obr. 2.21 jsou zobrazeny průběhy spínacích signálů.

Soustava je regulována pomocí kaskádní struktury regulátorů. K zamezení maximálního přípustného proudu spínacími součástkami je zde použita proudová smyčka. Nastavení PI regulátorů probíhalo obdobně jako u varianty topologie 1.

PI pro napětí:  $K_p = 8.1$ ,  $K_i = 0.2$


PI pro proud:  $K_p = 0.05$ ,  $K_i = 0.04$

Parametry: Trolejové vstupní napětí – 400 V

Požadované výstupní napětí na zátěži – 560 V

Uvažovaná zátěž – 50  $\Omega$ , 1mF

Na obr. 2.21 jsou zobrazeny průběhy modulace a následné signály spínání pro spínací součástky. Oba referenční signály se souměrně mění dle požadavku na výstupní požadované napětí a zajišťují tak správný chod šířkového řízení.




Obr. 2.21 PWM 1f napěťového střídače (400 V)

Referenční hodnota pro řízení spínání součástek IGBTD3 a IGBTD2 se pohybuje v intervalu  $\langle 0; 1 \rangle$ , respektive u IGBTD1 a IGBTD4 v intervalu  $\langle 1; 2 \rangle$ . Jestliže se referenční hodnoty blíží k 1, dochází k plnému otevření.

Průběhy napětí a proudu na výstupu 1f napěťového střídače při daných parametrech jsou zobrazeny na obr. 2.22. Důsledkem snížení úhlu sepnutí dochází k přerušovaným proudům.

Při sepnutí dvojice spínacích prvků se na výstupu objeví vstupní napětí troleje a proud roste. Po vypnutí součástky, vlivem nahromadění energie v indukčnostech, proud klesá k nule a po dobu poklesu je napětí na výstupní straně střídače záporné, až do chvíle kdy je proud nulový. Do sepnutí další dvojice spínacích prvků jsou obě veličiny nulové. Poté se cyklus opakuje.




Obr. 2.22 Napětí a proud 1f napěťovým střídačem (400 V)

Parametry: Trolejové vstupní napětí – 600 V

Požadované výstupní napětí na zátěži – 560 V

Uvažovaná zátěž – 50  $\Omega$ , 1mF


Pro detailnější náhled na zásah regulace byly na obr. 2.23 zobrazeny průběhy modulace při vstupním trolejovém napětí 600 V. Z průběhů je zřejmé, že se šířky pulsů spínání zúžily.



Obr. 2.23 PWM 1f napěťového střídače (600 V)



Analogicky se pak mění i napěťové a proudové poměry dle úhlu sepnutí (obr 2.24).




Obr. 2.24 Napětí a proud 1f napěťovým střídačem (600 V)

Parametry: Trolejové vstupní napětí – 950 V

Požadované výstupní napětí na zátěži – 560 V


Uvažovaná zátěž – 50  $\Omega$ , 1mF

Na obr. 2.25 a 2.26 jsou zobrazeny průběhy spínání a napěťové a proudové poměry, při uvažování maximálního možného vstupního trolejového napětí 950 V.



Obr. 2.25 PWM 1f napěťového střídače (950 V)

Z výsledných průběhů je zřejmé, že se sepnutí blíží k horní hranici, kde jsou spínací součástky spínány jen krátkou dobu.



Obr. 2.26 Napětí a proud 1f napěťovým střídačem (950 V)


## Dynamické chování

Následující průběhy vychází z požadavků na výstupní regulované napětí 560 V, kde se v čase bude měnit trolejové vstupní napětí v mezích 400-950 V a zátěž se bude měnit v mezích 40-70  $\Omega$ .

Parametry: Trolejové vstupní napětí – 400 - 950V

Požadované výstupní napětí na zátěži – 560V

RL zátěž – 40-70 $\Omega$ , 1mF




Obr. 2.27 Dynamické časové průběhy simulace – topologie 2 (bez proudového omezení)

Na obr 2.27 jsou znázorněny průběhy napětí a proudů v dynamických stavech, kdy se mění vstupní napětí troleje. Výstupní požadované napětí narůstá do cílové hodnoty dle nabíjení kondenzátorů. Vstupní proud na začátku prudce naroste a dále klesá k pracovní úrovni.

Při změně zátěže se mění výstupní proud dle předpokladů, tedy při zvýšení zátěže proud klesne. Jeho střední jmenovitá hodnota se pohybuje okolo 12 A.


Průběhy modulace jsou znázorněny na obr. 2.28. Modrá křivka zobrazuje referenční signál pro řízení dvojice spínacích prvků IGBTD3 a IGBTD4, červená pak IGBTD1 a IGBTD4. Regulátor reaguje na změny požadovaného výstupního napětí a podle něj se pak mění referenční signál.




Obr. 2.28 Nosný a referenční signály při regulaci (bez proudového omezení)

Následující obr. 2.29 zobrazuje poměry napětí a proudů při zavedení saturace maximálního dovoleného proudu, který byl omezen na 30 A. Vstupního proudu dosáhne maximální dovolené hranice, po dosažení požadovaného výstupního napětí proud klesne na provozní nominální hodnotu. Z důvodu zamezení proudu také déle trvá nabíjení kondenzátorů, proto je na začátku přechodový děj delší, docílení požadovaného výstupního napětí na zátěži trvá delší dobu.

Na obr. 2.30 jsou pak dále znázorněny změny referenčních průběhů na regulaci při omezení maximálního dovoleného proudu.



Obr. 2.29 Dynamické časové průběhy simulace – topologie 2 (s proudovým omezením)



Obr. 2.30 Nosný a referenční signály při regulaci (s proudovým omezením)

### 3 Algoritmy řízení měničů pomocných pohonů

Nastavení DSP, vytvoření a implementace algoritmů pro řízení měničů pomocných pohonů byla provedena pro variantu topologie - 1.

Řízení a předpokládané průběhy byly nasimulovány v kap. 2.1.

Řízení spínacích součástek bylo provedeno pomocí DSP (Digital Signal Processor) TMS3220F2812 od společnosti Texas Instrument. Který je určen pro programování v jazyce C a to v pevné řádové čárce (fix-point).

Hlavní výhodou DSP s pevnou řádovou čárkou oproti DSP s plovoucí řádovou čárkou je využití vyšší taktovací frekvence. Nevýhoda však spočívá v modifikaci algoritmu do aritmetiky pevné řádové čárky – nutnost normování.

#### 3.1 DSP TMS3220F2812

Tento signálový procesor je navržen převážně pro řízení spínacích součástek ve výkonové elektronice v oblasti řízení elektrických pohonů.

Důležité parametry [12] : Frekvence procesoru – 150 MHz (jeden cyklus = 6.67ns)

FLASH/ROM paměť – 128 KWords

RAM paměť – 20 KWords

Datová sběrnice – 32-Bit

A/D převodníky – 16 kanálů, 12-Bit

Časovače – 3x 32-Bit

PWM/Compare – 16

Sériové komunikační porty – CAN, SPI, SCI


Event manager – A, B

Digitální vstupy/výstupy – GPIO

## Nastavení mikrokontroléru

Digitální vstupy/výstupy – I/O jsou u tohoto mikrokontroléru rozděleny do dvou skupin - tzv. brány A a B. Kde každá lze nezávisle na sobě používat. Tyto brány jsou pak nastavovány dle potřeby v tzv. Event Manageru.

Procesor má omezený počet vývodů, z tohoto důvodu jsou vývody „piny“ sdílené (viz. obr. 3.1) a je nutno je nastavit buď to jako periferie (PWM, čítače, QEP,...) nebo jako GPIO.




Obr. 3.1. Diagram sdílení PINu u DSP. Převzato z [13]

Pro uvažovanou aplikaci se pomocí registrů nastavily obě brány (A, B) jako periferie pro PWM. Výstupem těchto pinů byl pak signál, jenž řídí spínání měničů.

Jelikož spínací frekvence pro snižovací pulsní měnič a 1f napět'ový střídač jsou odlišné, bylo nutné využít obě brány (A, B). Kde brána A řídí spínání 1f napět'ového střídače a brána B snižovací pulsní měnič.



Nosný symetrický pilový signál pro PWM se v procesoru vytvoří pomocí čítačů (GP Timer Counter Reg.). Které se nastaví na mód Continuous-Up/Down Mode (obr. 3.2).




Obr. 3.2 Counter Reg. Continuous-Up/Down Mode. Převzato z [13]

Požadovaná frekvence nosného pilového signálu se vypočítává z maximálního kmitočtu procesoru (150 Mhz) dle vzorce (23), kterým získáme velikost Timer period PWM ( $T_{pwm}$ ). Např. pro spínání snižovacího pulsního měniče byla nastavena spínací frekvence 10kHz. Analogicky toto platí i pro 1f napěťový střídač (50 kHz).

$$T_{pwm} = \frac{f_{procesoru}}{f_{spínací}} \cdot \frac{1}{2} = \frac{15e^7}{1e^4} \cdot \frac{1}{2} = 7500 \quad (23)$$

Dalším korkem pro kompletaci algoritmu spínání PWM je přivedení modulačního (referenčního) signálu. Ten je znázorněn na obr 3.3 červenou čarou.


Při koincidenci nosného a modulačního signálu dojde ke compare match a vygeneruje se logická „1“ resp. „0“, dle nastavení porovnávací logiky.



Obr. 3.3 Modulační a pilový signál v DSP [13]

Mikrokontrolér také umožňuje softwarové nastavení mrtvých časů – Dead Band Unit (obr. 3.4). Důležitost mrtvých časů je popsána v kap. 2.1.2. Výstupní signál z porovnávací logiky je tak dle nastavení zpožděn (řádově  $\mu\text{s}$ ), aby nedocházelo k tvrdému zkratu u napěťového střídače.

V uvažované aplikaci nebyly mrtvé časy pro 1f napěťový střídač nastaveny softwarově, ale využilo se možnosti hardwarového nastavení střídače pomocí propojek (jumperů), konkrétně na  $2\mu\text{s}$ .



Obr. 3.4 Diagram PWM s generátorem mrtvých časů [13]

Cyklus výpočtů programu pro řízení měničů byl realizován v tzv. přerušení. Princip přerušení spočívá v určení události, kdy se zastaví vykonávání programu, dojde ke skoku na adresu rutiny obsluhy přerušení (ISR – Interrupt Service Routine). Po vykonání obsluhy přerušení dojde k návratu zpět do hlavního programu. Tímto principem se odlehčí práce procesoru, jelikož můžeme nastavit právě událost, kdy se má daná rutina přerušení provést. Spouštění přerušení se dá nastavit několika způsoby např. přetečení podtečení čítače, časovače anebo externím pinem.

V uvažované aplikaci bylo spouštění ISR nastaveno při události podtečení čítače.

Další nutnou součástí řízení měniče bylo nastavení analogově digitálního převodníku. Bez A/D převodníku by nebylo možné převést snímané veličiny (napětí a proudu) do procesoru.


Použitý převodník je 12bitový, obsahuje tedy  $2^{12}$  kvantizačních hladin. Jeho rozlišení je tedy 4096. Spouštění převodníku pro snímání veličin lze spouštět také několika způsoby např. softwarově, událostí v event manageru (přetečení podtečení čítače, časovače) nebo externím signálem. Spouštění převodu bylo tedy nastaveno ve stejnou dobu, jako se vykonává přerušení (podtečení časovače), a to z důvodu synchronizace s regulačním algoritmem.

Výsledek převodu je uložen do tzv. result registru a musí se dále zpracovat na vhodný tvar dle aplikace.

Jako první bylo nutné provést kalibraci. Pomocí referenční hodnoty např. 0 V jsme zjistili jaká výsledná hodnota je skutečně získaná z převodu. Poté se musí určit konstanta čidla dle maximální očekávané velikosti snímané veličiny.

## 3.2 Tvorba algoritmů

Základní problematika vytváření algoritmů v pevné řádové čárce spočívá v reprezentaci čísla s desetinnou čárkou. Procesor pracuje v převážné většině se základním celočíselným datovým typem integer (16bit). Datový typ integer lze rozdělit na znaménkový (signed int) a neznaménkový (unsigned int). Kde při znaménkovém se využije nejvyšší bit, který reprezentuje znaménko. A jeho rozsah je  $\langle -32768; 32767 \rangle$ . Na obr. 3.5 je graficky znázorněno, jak se vytvoří desetinná čárka. [15]



Obr. 3.5 Reprezentace čísla ve znaménkovém bytovém formátu Integer [14][15]

Nejvyšší bit tedy určuje, zda bude vyjádřené číslo kladné nebo záporné a ostatních 15 bitů reprezentuje uvažované číslo.

Uvažujeme proměnnou  $X \in (-a; a)$ . Cílem je promítnout interval  $(-a; a)$  do rozsahu  $\langle -32768; 32767 \rangle$ . To provedeme dle rovnice (24), kde  $X_f$  je reprezentace  $X$  v pevné řádové čárce a  $k$  je vybraný násobič (tzv. scaling faktor).

$$X_f = k \cdot X \tag{24}$$

Násobič  $k$  určíme z požadovaného datového formátu (Tab. 3.1) pomocí (25).

Tabulka 3.1 Datové formáty [15]

Datový formát: Znaménkový formát	Násobič (scaling factor)	Reprezentovatelný rozsah
Q0.15	$2^{15} = 32768$	$\langle -1; 0,99997 \rangle$
Q1.14	$2^{14} = 16384$	$\langle -2; 1,99994 \rangle$
Q2.13	$2^{13} = 8192$	$\langle -4; 3,9999 \rangle$
Q3.12	$2^{12} = 4096$	$\langle -8; 7,9998 \rangle$
Q4.11	$2^{11} = 2048$	$\langle -16; 15,9995 \rangle$
Q5.10	$2^{10} = 1024$	$\langle -32; 31,999 \rangle$
...	...	...
Q15.0	$2^0 = 1$	$\langle -32768; 32767 \rangle$

$$Qx.y \rightarrow k = 2^y \tag{25}$$

Reprezentovaný interval pro zvolený datový formát zvolíme pro uvažované maximální kladné (26), záporné (27) číslo, kde  $N = 15$  (znaménkový datový formát).

$$X_{min} = -2^N / 2^y \quad (26)$$

$$X_{max} = (2^N - 1) / 2^y \quad (27)$$

Z výše uvedené tabulky byl pro realizaci algoritmu vybrán datový formát Q0.15, a to z důvodu zachování maximální možné přesnosti, která vychází z kvantizační chyby (28). Kvantizační krok u formátu integer  $\Delta = 1$ .

$$Q_{x.y} = \frac{\Delta}{2^y} \rightarrow Q_{0.15} = \frac{1}{2^{15}} = 3.0517e^{-5} \quad (28)$$

## Normování

Jelikož byl vybrán datový formát Q0.15. Je nutné zavést normování používaných veličin. Chceme-li převést obecnou veličinu  $X$  do formátu pevné řádové čárky  $X_f$ , musíme zavést poměrnou hodnotu značenou  $X_{\%}$ . Tu pak vypočítáme dle rovnice (29).


$$X_{\%} = \frac{X}{X_{ref}} [-] \quad (29)$$

$X_{ref}$  je vztažná (referenční) hodnota, která se určí tak, aby při uvažování datového formátu Q0.15 byla poměrná hodnota  $X_{\%}$  v reprezentovaném rozsahu, jak je uvedeno v tab. 3.1. Zpravidla se její velikost určí jako maximální dosažitelná hodnota obecné veličiny  $X$ . Převod  $X_{\%}$  do formátu pevné řádové čárky se pak vypočte dle (30).

$$X_f = k \cdot X_{\%} = 2^y \cdot X_{\%} [-] \quad (30)$$

## PS regulátor

Rovnice proporcionálně-integračního regulátoru (31), vycházející z obr. 3.6, se z důvodu integrace nedá uplatnit v algoritmu, proto se PI regulátor nahradí regulátorem PS proporcionálně-sumační, kde je integrace nahrazena sumací (32).



Obr. 3.6 Vstup a výstup regulátoru. Převzato z [15]


$$u = K_p \cdot (w - x) + \frac{K_p}{T_r} \int (w - x) dt \quad \rightarrow \quad u = K_p \cdot \varepsilon + \frac{K_p}{T_r} \int \varepsilon \cdot dt \quad (31)$$

$$u(k) = K_p \cdot \varepsilon(k) + \frac{K_p}{T_r} \Delta t \sum_{i=0}^{k-1} \varepsilon(i) \quad (32)$$

Algoritmus regulátoru probíhá podle diagramu na obr. 3.7, kde vstupními veličinami jsou regulační odchylka  $\varepsilon(k)$ , která se vypočítá odečtením měřené veličiny  $x$  od požadované  $w$ . Měřená veličina vychází z „result registru“ a předtím je ještě filtrována pomocí klouzavého filtru o kterém, bude zmínka níže. Dalším prvkem je nahrazení integrace pomocí sumace  $S(k)$ . Jako poslední věc je nutné zadat saturace regulátoru, a to maximální  $u_{max}$  a minimální  $u_{min}$ .

Výstup regulátoru je spočten dle rovnice v horním bloku. Pokud nastane jedna z podmínek saturace, dojde k zastavení integrace. Jestliže nenastane, cyklus pokračuje v integraci.

Veškeré proměnné musely být převedeny do formátu pevné řádové čárky, tedy znormovány.



Obr. 3.7 Algoritmus PS regulátoru - složkový tvar [15]

## Klouzavý filtr

Filtrace se uplatňuje u A/D převodníků. Klouzavý filtr pracuje na principu aritmetického průměru (33).  $N$  vzorků je sečteno a výsledek je vydělen jejich počtem.

$$x_f(k) = \frac{\sum_{i=k-N+1}^k x(i)}{N} \quad (33)$$

Pole, z něhož se filtr počítá, pracuje na principu FIFO (First In First Out), tedy nejstarší vzorek je nahrazen nově změřenou hodnotou. [15]

Podle výše uvedených souvislostí a vývojových diagramů byl v jazyce C naprogramován algoritmus, který byl následně za pomoci softwaru Code Composer Studio v3.3 nahrán do procesoru.

Zdrojový kód programu main.c se nachází v příloze č.1. V příloze č.2 – isr.c je pak naprogramovaný samotný algoritmus obsluhy přerušování.

## 4 Experimentální ověření na fyzikálním modelu


Pro ověření navrženého algoritmu byl sestaven fyzikální model celého obvodu pro zapojení topologie 1. Na něm pak bylo odzkoušeno řízení měničů.

### 4.1 Použité komponenty modelu

Pro sestavení ověřovacího modulu dle schématu zapojení (obr.2.1) byly využity komponenty dostupné v laboratoři KEV.

#### Snižovací pulsní měnič

Pro realizaci snižovacího pulsního měniče byl použit jeden ze 4 IGBT SK100GB12T4 modulů od společnosti Semikron, který byl zastavěn do celkové podoby měniče (obr. 4.2). Využilo se řízení horní tranzistoru dle zapojení na obr. 4.1.



Obr. 4.1 Zapojení modulu [16]

Parametry modulu [16]: Maximální napětí mezi C a E v propustném směru – 1200 V


Jmenovitý proud -  $I_c = 100$  A při  $T_c = 25^\circ\text{C}$

Napětí na hradle pro spínání tranzistoru –  $V_{GES} = \pm 20$  V

Doba zapnutí tranzistoru –  $t_{d(\text{on})} = 63\text{ns}$

Dále byly na vstup snižovacího pulsního měniče paralelně připojeny dva kondenzátory o hodnotě  $C = 470\mu\text{F}$ , a to z filtračních důvodů.





Obr. 4.2 Snížovací pulsní měnič

### Filtrační tlumivka

Tlumivka (obr. 4.3) pro vyhlazení výstupního proudu pulsním měničem byla použita s hodnotami indukčnosti  $L = 1,8mH$ . S maximálním dovoleným proudem  $I_{max} = 25 A$ .



Obr. 4.3 Tlumivka


## Čidla napětí a proudu

Pro měření napětí a proudu byla použita čidla od firmy LEM. Výstupní signály byly dále zpracovány procesorem.

Napěťové čidlo LV 25-P [17]:  $I_{pn} = 10 \text{ mA}$

$$V_{pn} = 10 - 500 \text{ V}$$

Proudové čidlo LA 55-P [18]:  $I_{pn} = 50 \text{ A}$



Obr. 4.4 Napěťová a proudová čidla

## Procesor TMS3220F2812

Výstupní signál čidel je dále připojen na bránu A/D převodníků procesoru, kde se zpracovává. Procesor reaguje dle navrženého algoritmu na změny zpětné vazby a výstupními bránami PWM posílá řídicí signály do měničů.



Obr. 4.5 Procesor TMS3220F2812

## 1f napěťový střídač

Pro realizaci 1f napěťového střídače byl použit IGBT Module MWI 50-12 E6K od firmy IXYS. Výstupní regulované napětí snižovacího pulsního měniče je přivedeno na 1f napěťový střídač (obr. 4.6).

Výstupem je střídavé napětí s frekvencí 50kHz, které je dále připojeno na oddělovací transformátor.


IGBT tranzistory jsou umístěny v pouzdře a pro uvažovanou aplikaci byly využity 4 tranzistory v zapojení uvedeném v kap.2.1.

Parametry modulu [19]: Maximální napětí mezi C a E v propustném směru - 1200V

Jmenovitý proud -  $I_c = 51A$  při  $T_c = 25^\circ C$

Napětí na hradle pro spínání tranzistoru –  $V_{GES} = \pm 20V$

Doba zapnutí tranzistoru –  $t_{d(on)} = 90ns$



Obr. 4.6 1f napěťový střídač


Hardwarová konstrukce uvedeného 1f napěťového střídače dovoľoval nastavení mrtvých časů pomocí propojek. Mrtvé časy byly nastaveny na hodnotu  $2\mu s$ .

## Oddělovací transformátor a můstkový usměrňovač

Výstup střídače byl dále připojen na oddělovací transformátor (obr. 4.7) dimenzovaný na střídavé napětí 50 kHz, s převodem 1,5x. Na sekundární straně byl pak zapojen můstkový usměrňovač (obr. 4.8) a jeho výstup pak na zátěž o hodnotě 17  $\Omega$ .



Obr. 4.7 Oddělovací transformátor



Obr. 4.8 Můstkový usměrňovač

## 4.2 Výsledky měření

Měření průběhů napěťových a proudových poměrů proběhlo v laboratoři KEV, a to na výše uvedených komponentech. K měření byl použit 4 kanálový osciloskop Tektronix DP0 4034B (Digital Phosphor Oscilloscope).


Zdrojem vstupního napětí byl stabilizovaný zdroj DIAMETRAL P230R51D. Zátěží byly výkonové odporníky.

Měření bylo provedeno na vstupním napětí zdroje 62 V a 32 V. Řízení snižovacího pulsního měniče jako regulačního členu bylo nastaveno tak, aby reguloval na požadovaných 20 V pro obě vstupní napětí. Dále byla nastavena společná hodnota zátěže, a to na 17  $\Omega$ .

Snižovací pulsní měnič pracoval se spínací frekvencí 10 kHz a 1f napěťový střídač se spínací frekvencí 50 kHz.

## Průběhy napětí a proudů v ustálených stavech – vstupní napětí 62 V

Na obr. 4.9 můžeme vidět naměřené hodnoty na sestaveném modelu, kde v horní části je zeleně zobrazen výstupní proud 1f napěťového střídače, světle modře pak napětí. V dolní části jsou pak vidět napěťové (fialová křivka) a proudové poměry (tmavě modrá křivka) na výstupu snižovacího pulsního měniče.



Obr. 4.9 Výstupní napětí a proudy 1f napěťového střídače (nahore), snižovacího pulsního měniče (dole)

Na průběhu výstupního napětí snižovacího pulsního měniče můžeme vidět velikost poměrného sepnutí v dané periodě, kde střední hodnota tohoto napětí odpovídá požadovaným 20 V.

## Průběhy napětí a proudů v dynamických stavech – vstupní napětí 62 V


Na obr. 4.10 jsou vidět dynamické průběhy v časovém intervalu 10s, kde fialová křivka zobrazuje průběh vstupního napětí, zelená křivka výstupní napětí snižovacího pulsního měniče a modrá zobrazuje proud snižovacím pulsním měničem.

Toto měření bylo provedeno při nastavení regulátorů v algoritmu:

Regulátor napětí:  $kp1 = 5$ ,  $tr = 0.5$


Regulátor proudu:  $kp2 = 15$ ,  $tr2 = 0.2$

Nejprve se přivedlo napětí zdroje na vstup obvodu (1s). Poté se za 3s spustil program regulace. Z křivek výstupního napětí a proudu můžeme vidět pozvolné regulování na cílové napětí na 20 V.



Obr. 4.10 Vstupní napětí zdroje, výstupní napětí a proudy snižovacího pulsního měniče (zesílení reg. - malé)

Na následujícím obrázku 4.11 jsou opět znázorněny změny napětí (zelená křivka) a proudu (modrá křivka) na výstupu snižovacího pulsního měniče v čase 10s, ale s větším zesílením proporčních složek regulátorů. Kde regulátor napětí měl zesílení  $kp1 = 90$  a regulátor pro proud  $kp2 = 70$ .




Obr. 4.11 Vstupní napětí zdroje, výstupní napětí a proudy snižovacího pulsního měniče (zesílení reg. - velké)

Z průběhů je vidět mnohem rychlejší docílení požadovaného napětí, ale za cenu překmitu.

Následující naměřené hodnoty jsou analogicky stejně barevně popsány jako je to u průběhů se vstupním napětím zdroje 62 V.

## Průběhy napětí a proudů v ustálených stavech – vstupní napětí 30 V


Při změně vstupního napětí na hodnotu 30 V z 62 V můžeme z obrázku 4.12 vidět změnu poměrného sepnutí snižovacího pulsního měniče. Šířka sepnutí je zde delší a velikost střední hodnoty výstupního napětí pulsního měniče je 20 V. Napětí a proud na výstupu 1f napěťového měniče se v porovnání s předchozími výsledky nemění.




Obr. 4.12 Výstupní napětí a proudy 1f napěťového střídače (nahore), snižovacího pulsního měniče (dole)



### Průběhy napětí a proudů v dynamických stavech – vstupní napětí 30 V



Obr. 4.13 Vstupní napětí zdroje, výstupní napětí a proudy snižovacího pulsního měniče (zesílení reg. - malé)




Obr. 4.14 Vstupní napětí zdroje, výstupní napětí a proudy snižovacího pulsního měniče (zesílení reg. - velké)


## Porovnání výstupního napětí na zátěži při změnách vstupního napětí

Na obr. 4.15 a 4.16 jsou zobrazeny výstupní usměrněné napětí na zátěži (tmavě modrá křivka), proud zátěži (světle modrá křivka), napětí na výstupu snižovacího pulsního měniče (zelená křivka) a vstupní napětí (fialová křivka).

Při porovnání obou průběhů můžeme vidět, že při změně vstupního napětí se ostatní veličiny nemění. Výstupní usměrněné napětí na zátěži je větší díky převodu transformátoru a rovná se 27 V.




Obr. 4.15 Napěťové a proudové poměry při 62 V (výstupní usměrněné napětí a proud na zátěži, výstupní napětí na snižovacím pulsním měniči)



Obr. 4.16 Napěťové a proudové poměry při 30 V (výstupní usměrněné napětí a proud na zátěži, výstupní napětí na snižovacím pulsním měniči)

## Reakce regulované veličiny na kolísání vstupního napětí

Na obr. 4.17 je zobrazena změna vstupního napětí (fialová křivka), která byla vytvořena manuálně pomocí stabilizovaného zdroje. Z průběhů požadovaného napětí (zelená křivka) můžeme vidět, že regulátor udržuje výstupní regulované napětí na cílové hodnotě 20 V, a to při změnách vstupního napětí v rozmezí 62 V až 30 V.



Obr. 4.17 Výstupní napětí (zeleně) a proud (modře) pulsního měniče při změně vstupního napětí (fialově)

## 5 Závěr

Předložená diplomová práce pojednává o stávajících a nových topologiích měničů pro pomocné pohony. Hlavním cílem této práce bylo vybrat a provést analýzu a simulaci vybraných topologií a dále navrhnout algoritmus pro řízení měničů pomocných pohonů, jehož funkčnost se ověří na sestaveném fyzikálním modelu.

Parametry simulace pro vybrané dvě topologie se nastavily tak, aby odpovídaly reálným napětovým a proudovým poměrům v praxi. Hlavním požadavkem na řízení měničů bylo, aby reagovaly na změny vstupního proměnného trolejového napětí a byly schopny regulovat na požadovanou hodnotu výstupního napětí.

Byly vybrány tedy dvě varianty zapojení. Pomocí první varianty byla regulace výstupního napětí prováděna snižovacím pulsním měničem. Druhá varianta zapojení zajišťovala regulaci požadovaného výstupního napětí prostřednictvím 1f napětového střídače. Získané výsledky obou simulací vedou k těmto závěrům.

Z hlediska požadovaného výstupního napětí je dynamika regulace při neměnné zátěži téměř totožná. Rozdíl nastává tehdy, když se zátěž mění. U topologie se snižovacím pulsním měničem dochází k regulaci napětí na stejnosměrném meziobvodu, toto napětí zůstává na hodnotě 380 V. Když se mění zátěž, dochází k mírným poklesům (menší zátěž) resp. k mírným nárůstům (větší zátěž) výstupního napětí na zátěži ( $\pm 10$  V).

U druhé varianty ke změnám výstupního napětí nedochází, jelikož řízení 1f napětové střídače reaguje na změny napětí přímo na zátěži, takže každý pokles (nárůst) je pomocí regulace nastaven na ustálených 560 V. Navzdory tomu je oproti první variantě každý akční zásah provázen větším proudovým rozkmitem na vstupní straně měniče.

Při rozhodování, jakou z variant zapojení použít v praxi se jeví výhodnější varianta druhá, kde by se díky absenci snižovacího pulsního měniče ušetřily náklady za další součástku. Jelikož musí být použité komponenty střídače dimenzovány na vyšší napětovou hladinu, provozní kmitočet je vzhledem ke spínacím ztrátám omezen na určitou mezní hranici.

Při přechodu na vyšší spínací kmitočet pro oddělovací transformátor by bylo výhodnější využít zapojení se snižovacím pulsním měničem.

Dalším bodem diplomové práce bylo naprogramovat řízení měničů podle navrženého algoritmu a ověřit jeho funkčnost na fyzikálním modelu. Pro sestavu modelu byla vybrána topologie se snižovacím pulsním měničem. Celkové zapojení a implementace programu probíhala v laboratoři KEV, kde byly naměřeny průběhy požadovaných veličin. Ty se pak porovnávaly s očekávanými výsledky dle simulace.

Naměřené výsledky byly při porovnání se simulací prakticky totožné. Implementovaný řídicí algoritmus byl podroben několika testům, přičemž reakce regulace na dynamické změny vstupního proměnného napětí odpovídala předpokladům získaných ze simulace.

## Použitá literatura

- [1] Olivier Deblecker, Adriano Moretti, and François Vallée, Comparative. „Study of Soft-Switched Isolated DC-DC Converters for Auxiliary Railway Supply,“ IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 23, NO. 5, SEPTEMBER 2008
- [2] Minglei ZHU, Rongxiang ZHAO a Hao ZHANG. Modeling and scheme for stabilizing output voltage of a medium power full-bridge isolated DC-DC converter: Beijing, China, 20-23 August 2011. s. 5. DOI: 978-1-4577-1044-5. Dostupné z: <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6073805>
- [3] VINNIKOV, Dmitri a Juhan LAUGIS. High Voltage Auxiliary Power Supply with the Simplified Power Circuit Topology for the DC Trains. [online]. 9-11 Oct. 2007 [cit. 2014-01-09]. Dostupné z: <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4424227>
- [4] BAKER a R.Y. FADDOUL. Auxiliary power supply systems for rail vehicles: UPDATE ON NEW NEW POWER ELECTRONIC TECHNIQUES. [online]. 1997 [cit. 2014-01-21]. Dostupné z: <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=642997>
- [5] ERREDE, Steven. *Human Ear: Hearing, Sound Intensity and Loudness Levels* [online]. Department of Physics, University of Illinois at Urbana-Champaign, Illinois, 2002 - 2014 [cit. 2014-02-02]. Dostupné z: [http://courses.physics.illinois.edu/phys406/Lecture\\_Notes/P406POM\\_Lecture\\_Notes/P406POM\\_Lect5.pdf](http://courses.physics.illinois.edu/phys406/Lecture_Notes/P406POM_Lecture_Notes/P406POM_Lect5.pdf)
- [6] VONDRÁŠEK, František. *Výkonová elektronika, svazek 3: Měniče s vlastní komutací a bez komutace*. 2., rozš. vyd. Plzeň: Západočeská univerzita, 2003, 267 s. ISBN 80-708-2980-X.
- [7] VONDRÁŠEK, František. *Výkonová elektronika, svazek 2: měniče s vnější komutací*. 2. vyd. V Plzni: Západočeská univerzita, Elektrotechnická fakulta, 2001, 149 s. ISBN 80-708-2695-9.
- [8] JEŘÁBEK, Jakub. *Modulární stavba výkonových měničů pro pomocné pohony trakčních vozidel*. Plzeň, 2012. Dostupné z: <https://otik.uk.zcu.cz/bitstream/handle/11025/5048/Jakub%20Jerabek%20Modularni%20stavba%20vykonovych%20menicu%20pro%20pomocne%20pohony%20trakcnich%20vozidel.pdf?sequence=1>. Diplomová práce. Západočeská univerzita v Plzni. Vedoucí práce Flajtingr, Jiří.
- [9] PAVLÍČEK, Jiří. *EDUCON* [online]. 2005 [cit. 2014-02-02]. Dostupné z: <http://educon.zcu.cz/index.php>
- [10] KUMAR, Rahul, Ayush Vardhan GOYAL, Shashank SRIVASTAVA, Satendra Pratap SINGH a Nitin SINGH. Modelling and simulation of matrix converter based DC-DC converter. [online]. 9-11 Oct. 2007, s. 6 [cit. 2014-03-20]. Dostupné z: <http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6533370>

- [11] TŮMA, František. *Teorie řízení*. 5., dopl. vyd. V Plzni: Západočeská univerzita, 2009, 215 s. ISBN 978-80-7043-819-0.
- [12] TEXAS INSTRUMENT. *TMS320F2810, TMS320F2811, TMS320F2812 TMS320C2810, TMS320C2811, TMS320C2812: Digital Signal Processors, Data Manual*. April 2001. Dostupné z: [www.ti.com](http://www.ti.com)
- [13] TEXAS INSTRUMENT. *TMS320x281x DSP Event Manager (EV) Reference Guide*. November 2004. Dostupné z: [www.ti.com](http://www.ti.com)
- [14] Fix-Point arithmetic. [online]. [cit. 2014-04-11]. Dostupné z: <http://courses.cs.washington.edu/courses/cse467/08au/pdfs/lectures/11-FixedPointArithmetic.pdf>
- [15] PEROUTKA, Zdeněk. ZÁPADOČESKÁ UNIVERZITA V PLZNI. *Výběr z přednášek: Mikroprocesorové řízení pohonů*. Rev. 2.: Plzeň, 2008.
- [16] SEMIKRON. *SK100GB12T4T*. 05-10-2009, 5 s. Dostupné z: [http://www.semikron.com/products/data/cur/assets/SK\\_100\\_GB\\_12T4\\_T\\_24914930.pdf](http://www.semikron.com/products/data/cur/assets/SK_100_GB_12T4_T_24914930.pdf)
- [17] LEM. *Voltage Transducer LV 25-P*. 2014, 2 s. Dostupné z: <http://pdf1.alldatasheet.com/datasheet-pdf/view/87952/LEM/LV25-P.html>
- [18] LEM. *Current Transducer LA 55-P*. 2008, 2 s. Dostupné z: <http://www.alldatasheet.com/datasheet-pdf/pdf/114818/LEM/LA55-P.html>
- [19] IXYS. *IGBT Module: MWI 50-12 E6K*. 2004, 2 s. Dostupné z: [http://www.datasheetlib.com/datasheet/798533/mwi-50-12-e6k\\_ixys.html](http://www.datasheetlib.com/datasheet/798533/mwi-50-12-e6k_ixys.html)



## 6 Přílohy

### Příloha č. 1

```

/*****
    Hlavni soubor main.c
    DP Novotny Jan 2014
    *****/

#include "DSP281x_Device.h"
#include "DSP281x_Examples.h"
#include "isr.h"

//interrupt void evb_timer_isr(void);
//parametry pro napeti
int up=1310;// pozadovane napeti 200 ref...500
float kp1=5, tr=0.5; // zesileni regulatoru napeti
int kp,ki;
long kp1,kil;
long mez=32767;
int qp=15,qi=15;

//parametry pro proud
int ip;
float kp2=10, tr2=0.2; // zesileni regulatoru proudu
int kpp,kip;
long kpp1,kip1;
int qpp=15,qip=15;

void main(void)
{

// Step 1. Initialize System Control:
    InitSysCtrl();

// Step 2. Initalize GPIO:
    InitGpio();

// Step 3. Clear all interrupts and initialize PIE vector table:
    DINT;

    InitPieCtrl();

    IER = 0x0000;
    IFR = 0x0000;

    InitPieVectTable();

// ISR rutiny
    EALLOW;
    PieVectTable.ADCINT = &evb_timer_isr;        // preruseni od ADC
    EDIS;

// Step 4. Initialize all the Device Peripherals:
    InitEvb();
    InitEva();

// Step 5. User specific code, enable interrupts:

    PieCtrlRegs.PIEIER1.all = M_INT6;
    IER |= M_INT1;

// Enable global Interrupts and higher priority real-time debug events:
    EnableInterrupts();

```

```
//6. Initialize ADC:
    InitAdc();
//prepocet do fix-pintu pro napeti
kp1=32768*kp1*1;
kil=32768*kp1*0.0001*1/tr;

//nasobic pro kp ki
while (kp1>mez)
{
kp1=kp1>>1;
qp=qp-1;
}
    kp=kp1;

while (kil>mez)
{
kil=kil>>1;
qi=qi-1;
}
    ki=kil;

//prepocet do fix-pintu pro proud
kpp1=32768*kp2*1;
kipl=32768*kp2*0.0001*1/tr2;

//nasobic pro kpp kip

while (kpp1>mez)
{
kpp1=kpp1>>1;
qpp=qpp-1;
}
    kpp=kp2;

while (kipl>mez)
{
kipl=kipl>>1;
qip=qip-1;
}
    kip=kipl;

while (1);           // infinite loop
}
```

## Příloha č. 2

```

/*****

    Obsluzne rutiny preruseni isr.c
    DP Novotny Jan 2014
    *****/

#include "DSP281x_Device.h"
#include "DSP281x_Examples.h"
#include "ISR.h"
Uint16 i=0;
int ir; //mereny proud
int ur; //merene napeti
int irf,urf;
static long buf1=0,buf2=0,buf3=0,buf4=0,buf5=0,buf6=0,buf7=0;
static long buf8=0,buf9=0,buf10=0,buf11=0,buf12=0,buf13=0,buf14=0,buf15=0;
static long b1=0,b2=0,b3=0,b4=0,b5=0,b6=0,b7=0,b8=0,b9=0,b10=0,b11=0,b12=0;
static long b13=0,b14=0,b15=0;
int epsilon,epsilon2; //deklarace odchylek

long suma=0;
long suma1=0;
extern int kp,ki,qp,qi,up,kpp,kip,qpp,qip,ip;

long uz,u1,u2;

int umin= 0;// saturece regulatoru napeti min
int umax = 32760; //uc=500U. uref=500U uc/uref v Q15
int umax1 = 32760;//saturace regulatoru napeti max
int imax = 32760; // max proud Imax=30A ref 30 v Q15
int imax1 = 2200;//saturace regulatoru I 2A
int imin = 0;
int trp=7500; // period pro PM presuruseni 10kHz
//int uz=16000; // napeti pozadovane
int z; //pomerne sepnuti pro PM
int k=0; //compare register pro PM

//parametry pro stridac
//int trp2 = 1500; //period pro stridac 50kHz
//int uz2=11468; // porovnavaci napeti
//int z2; //pomerne sepnuti pro stridac
//int l=0; //compare register pro stridac

interrupt void evb_timer_isr(void) //preruseni od ADC
{
ur=((AdcRegs.ADCRESULT3>>4)-2179)*21; // mereny napeti.nastaveni offsetu, K-cidlo
ir=((AdcRegs.ADCRESULT2>>4)-2172)*36; // mereny proud.nastaveni offsetu, K-cidlo

//filtrace proudu
irf=((buf1+buf2+buf3+buf4+buf5+buf6+buf7+buf8+buf9+buf10+buf11+buf12+buf13+buf14+
buf15+ir)>>4);
buf1=buf2;
buf2=buf3;
buf3=buf4;
buf4=buf5;
buf5=buf6;
buf6=buf7;
buf7=buf8;
buf8=buf9;
buf9=buf10;
buf10=buf11;
buf11=buf12;
buf12=buf13;
buf13=buf14;
buf14=buf15;
buf15=ir;

```

```

//filtrace napeti
urf=((b1+b2+b3+b4+b5+b6+b7+b8+b9+b10+b11+b12+b13+b14+b15+ur)>>>4);
b1=b2;
b2=b3;
b3=b4;
b4=b5;
b5=b6;
b6=b7;
b7=b8;
b8=b9;
b9=b10;
b10=b11;
b11=b12;
b12=b13;
b13=b14;
b14=b15;
b15=ur;

//regulatory

epsilon= up-urf; //odchylka 1

u1=((long)kp*epsilon+(suma>>(qi-qp))>>>qp; //regulaor 1

if (u1>imax1) // podminka pro saturaci reg
    u1=imax1;
else if (u1<imin) //podminka pro saturaci reg
    u1=imin;
else
    suma+=(long)ki*epsilon;

epsilon2=u1-irf;
//uz=32760;
uz=((long)kpp*epsilon2+(suma1>>(qip-qpp))>>>qpp; //regulaor 2

if (uz>umax1) // podminka pro saturaci reg
    uz=umax1;
else if (uz<umin) //podminka pro saturaci reg
    uz=umin;
else
    suma1+=(long)kip*epsilon2;

z =((long)uz*umax)>>>15 ; //pomerne sepnuti nasobeni use v Q0.15
k =((long)trp*z)>>>15 ; //hodnota do compare

EvbRegs.CMPR4=k; //compare puslni menic

// Priprava na dalsi preruseni:
    AdcRegs.ADCTRL2.bit.RST_SEQ1=1;
    AdcRegs.ADCST.bit.INT_SEQ1_CLR=1;
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;
    EvbRegs.EVBIFRA.all = BIT9;
}

```