| Název: | Analýza možností implementace číslicového zpracování signálu v obvodech FPGA |
| Další názvy: | Implementation of Selected Bio-Inspired Techniques by Programmable Logic Devices |
| Autoři: | Burian, Petr |
| Vedoucí práce/školitel: | Pinker, Jiří |
| Oponent: | Hospodka, Jiří Wilkie, Bruce Armour Vavřička, Vlastimil |
| Datum vydání: | 2014 |
| Nakladatel: | Západočeská univerzita v Plzni |
| Typ dokumentu: | disertační práce |
| URI: | http://hdl.handle.net/11025/12810 |
| Klíčová slova: | KGP;kartézské genetické programování;FPGA;rozpoznávání obrazu;n-tuple;neuronové sítě;evoluční návrh;vyvíjející se obvody |
| Klíčová slova v dalším jazyce: | CGP;cartesian genetic programming;FPGA;image recognition;n-tuple;neural networks;evolutionary design;evolvable hardware |
| Abstrakt: | Tato disertační práce se zabývá vybranými nekonvenčními technikami, které nalézají svoji inspiraci v biologii. Hlavní cíl práce je analyzovat tyto techniky, a tři vybrané implementovat v obvodech programovatelné logiky. První část práce se věnuje Kartézskému genetickému programování (KGP), důraz je kladen na jeho využití v oblasti evolučního návrhu a v oblasti vyvíjejících se obvodů. Autor představuje modifikaci tohoto algoritmu, která omezuje počet volání hodnotící (účelové) funkce. Práce se následně věnuje implementaci tohoto algoritmu v obvodu FPGA. Autor představuje speciální komponentu detekující aktivní geny v genotypech jedinců. Druhá část práce demonstruje návrh FIR filtru, jehož parametry jsou získávány pomocí Standardního genetického algoritmu. Autor se věnuje problematice evolučních algoritmů v oblasti adaptivních systémů, následně diskutuje vlastní implementaci filtru. Práce také porovnává různé varianty rekombinačního operátoru. Závěrečné část práce popisuje implementaci systému pro rozpoznávání obrazu, který je založen na n-tuple neuronových sítích. Autor seznamuje čtenáře s metodou seskupování a možnými výhodami, které nabízejí n-tuple neuronové sítě. Následně autor představuje nový přístup k organizaci dat neuronové sítě. Navržený a implementovaný systém pro rozpoznávání obrazu je testován na aplikaci rozpoznávání dopravních značek; výsledky testů jsou porovnávány s ostatními metodami a implementacemi. Hlavní přínosy práce jsou následující: 1) hardwarová implementace (v obvodu FPGA) algoritmu KGP omezující počet volání hodnotící funkce; 2) softwarový nástroj pro evoluční návrh s automatickým generováním VHDL zdrojových kódů; 3) nový přístup k paměťové organizaci v oblasti n-tuple neuronových sítí. |
| Abstrakt v dalším jazyce: | This thesis deals with the analyses and the implementation of selected unconventional bio-inspired techniques by programmable logic devices. The main objective of the thesis is to design and implement three selected bio-inspired techniques. In the first part, the focus is given to Cartesian Genetic Programming (CGP). The emphasis is put on the utilization in the domain of the evolvable hardware and the evolutionary design of digital circuits. The thesis presents modifications of CGP which cause that the wasted fitness calculations are omitted. After the analyses, the implementation of CGP with introduced modifications by an FPGA device is discussed. The author of the thesis introduces a special component detecting active genes in genotypes/chromosomes. The second part deals with the design of the FIR filter whose parameters are obtained using a Standard Genetic Algorithm. The author explores the usage problems of evolutionary algorithms in adaptive systems domain, then discusses the adaptive FIR filter implemented by an FPGA device, and continues by the discussion of advantages and disadvantages of such implementation. The thesis also compares the use of different crossover operators. The third part of the thesis describes the implementation of the fast image recognition based on n-tuple neural networks. It explores an n-tuple methodology using node 'grouping' and the possible advantages offered by this little-known technique. A novel approach to the organization of the neural networks data in the n-tuple memory is introduced. The author performs tests on a real-world recognition task - the recognition of road signs. Then the test results are presented, discussed and compared with conventional methods and other implementations. The thesis yields these main contributions: 1) hardware implementation (by an FPGA device) of CGP reducing the number of performed fitness calculations; 2) the software tool for evolutionary design with the support of the generation of VHDL source codes; 3) a novel approach to the memory organization of the neural networks data in the n-tuple domain. |
| Práva: | Plný text práce je přístupný bez omezení. |
| Vyskytuje se v kolekcích: | Disertační práce / Dissertations (KAE) |
Soubory připojené k záznamu:
| Soubor | Popis | Velikost | Formát | |
|---|---|---|---|---|
| thesis_burian.pdf | Plný text práce | 6,8 MB | Adobe PDF | Zobrazit/otevřít |
| burian publ.pdf | Posudek vedoucího práce | 878,24 kB | Adobe PDF | Zobrazit/otevřít |
| burian opon.pdf | Posudek oponenta práce | 2,99 MB | Adobe PDF | Zobrazit/otevřít |
| burian zapis.pdf | Průběh obhajoby práce | 724,16 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/12810Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.