Full metadata record
DC pole | Hodnota | Jazyk |
---|---|---|
dc.contributor.advisor | Konečný, Ivan | |
dc.contributor.author | Vajdiak, Tomáš | |
dc.contributor.referee | Dobiáš, Radek | |
dc.date.accepted | 2012-05-29 | |
dc.date.accessioned | 2013-06-19T06:47:29Z | |
dc.date.available | 2010-10-18 | cs |
dc.date.available | 2013-06-19T06:47:29Z | |
dc.date.issued | 2012 | |
dc.date.submitted | 2012-05-09 | |
dc.identifier | 40568 | |
dc.identifier.uri | http://hdl.handle.net/11025/2328 | |
dc.description.abstract | Tato práce se zabývá návrhem FSK modulátoru na hradlovém poli (FPGA). Parametry modulátoru odpovídají požadavkům na Eurobalízu, která je prvkem ERTMS/ETCS. Návrh je realizován pomocí jazyka VHDL a implementován na vývojovém kitu ProASIC Starter Kit od firmy Microsemi. | cs |
dc.format | 46 s. | cs |
dc.format.mimetype | application/pdf | |
dc.language.iso | cs | cs |
dc.publisher | Západočeská univerzita v Plzni | cs |
dc.relation.isreferencedby | https://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=40568 | - |
dc.rights | Plný text práce je přístupný bez omezení. | cs |
dc.subject | DDS | cs |
dc.subject | eurobalíza | cs |
dc.subject | ERTMS/ETCS | cs |
dc.subject | FPGA | cs |
dc.subject | FSK | cs |
dc.subject | přímá digitální syntéza | cs |
dc.subject | VHDL | cs |
dc.title | Návrh FSK modulátoru pro Eurobalízu na hradlovém poli | cs |
dc.title.alternative | Design of Eurobalise modulator using FPGA | en |
dc.type | diplomová práce | cs |
dc.thesis.degree-name | Ing. | cs |
dc.thesis.degree-level | Navazující | cs |
dc.thesis.degree-grantor | Západočeská univerzita v Plzni. Fakulta elektrotechnická | cs |
dc.description.department | Katedra aplikované elektroniky a telekomunikací | cs |
dc.thesis.degree-program | Elektrotechnika a informatika | cs |
dc.description.result | Obhájeno | cs |
dc.rights.access | openAccess | en |
dc.description.abstract-translated | This thesis deals with the design of FSK modulator using FPGA. Parameters of the modulator correspond to the requirements of the Eurobalise, which is a system of ERTMS/ETCS. The design is realized using VHDL and implemented on a development kit ProASIC Starter Kit from Microsemi. | en |
dc.subject.translated | DDS | en |
dc.subject.translated | eurobalise | en |
dc.subject.translated | ERTMS/ETCS | en |
dc.subject.translated | FPGA | en |
dc.subject.translated | FSK | en |
dc.subject.translated | VHDL | en |
dc.subject.translated | direct digital synthesis | en |
Vyskytuje se v kolekcích: | Diplomové práce / Theses (KAE) |
Soubory připojené k záznamu:
Soubor | Popis | Velikost | Formát | |
---|---|---|---|---|
dp_vajdiak.pdf | Plný text práce | 8,25 MB | Adobe PDF | Zobrazit/otevřít |
040568_vedouci.pdf | Posudek vedoucího práce | 285,74 kB | Adobe PDF | Zobrazit/otevřít |
040568_oponent.pdf | Posudek oponenta práce | 395,48 kB | Adobe PDF | Zobrazit/otevřít |
040568_hodnoceni.pdf | Průběh obhajoby práce | 129,18 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/2328
Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.