Full metadata record
DC pole | Hodnota | Jazyk |
---|---|---|
dc.contributor.advisor | Linhart Richard, Ing. Ph.D. | |
dc.contributor.author | Petrovič, Jiří | |
dc.contributor.referee | Mráz Jan, Ing. Ph.D. | |
dc.date.accepted | 2018-6-14 | |
dc.date.accessioned | 2019-03-15T10:26:21Z | - |
dc.date.available | 2017-10-10 | |
dc.date.available | 2019-03-15T10:26:21Z | - |
dc.date.issued | 2018 | |
dc.date.submitted | 2018-5-22 | |
dc.identifier | 74947 | |
dc.identifier.uri | http://hdl.handle.net/11025/33266 | |
dc.description.abstract | Předkládaná diplomová práce je zaměřena na návrh frekvenčního násobiče s vysokým potlačením nežádoucích produktů. První část této práce je věnována přehledu možností frekvenčního násobení za využití parametrických násobičů kmitočtu a možnosti filtrace od rušivých vlivů. Druhá část je věnována simulováním jednotlivých možností frekvenčního násobení a simulování frekvenčního filtru. V poslední části je popsán zrealizovaný frekvenční násobič a jeho změřené parametry. | cs |
dc.format | 50 s. (48191 znaků) | cs |
dc.format.mimetype | application/pdf | |
dc.language.iso | cs | cs |
dc.publisher | Západočeská univerzita v Plzni | cs |
dc.rights | Plný text práce je přístupný bez omezení. | cs |
dc.subject | parametrický frekvenční násobič | cs |
dc.subject | frekvenční násobení | cs |
dc.subject | srd | cs |
dc.subject | tranzistorový frekvenční násobič. | cs |
dc.title | Návrh frekvenčního násobiče s vysokým potlačením nežádoucích produktů | cs |
dc.title.alternative | Frequency multiplier design with high suppression of spurious products | en |
dc.type | diplomová práce | cs |
dc.thesis.degree-name | Ing. | cs |
dc.thesis.degree-level | Navazující | cs |
dc.thesis.degree-grantor | Západočeská univerzita v Plzni. Fakulta elektrotechnická | cs |
dc.thesis.degree-program | Elektrotechnika a informatika | cs |
dc.description.result | Obhájeno | cs |
dc.rights.access | openAccess | en |
dc.description.abstract-translated | This diploma thesis is focused on a frequency multiplier design with high suppression of spurious products. The first part of this work is an overview of possible frequency multiplication circuits utilizing parametric frequency multiplier devices. Demands on a signal filtering given by unwanted products of multiplication is also discussed here. The second part is concerned with simulations of selected frequency multiplication circuits and signal frequency filters. The last part describes the final implementation of the frequency multiplier and discusses its measured parameters. | en |
dc.subject.translated | parametric frequency multiplier | en |
dc.subject.translated | frequency multiplication | en |
dc.subject.translated | srd | en |
dc.subject.translated | transistor frequency multiplier. | en |
Vyskytuje se v kolekcích: | Diplomové práce / Theses (KAE) |
Soubory připojené k záznamu:
Soubor | Popis | Velikost | Formát | |
---|---|---|---|---|
petrovic_jiri_navrh_frekvencniho_nasobice_s_vysokym_potlacenim_nezadoucich_produktu.pdf | Plný text práce | 4,13 MB | Adobe PDF | Zobrazit/otevřít |
074947_vedouci.pdf | Posudek vedoucího práce | 377,75 kB | Adobe PDF | Zobrazit/otevřít |
074947_oponent.pdf | Posudek oponenta práce | 365,32 kB | Adobe PDF | Zobrazit/otevřít |
074947_hodnoceni.pdf | Průběh obhajoby práce | 169,96 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/33266
Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.