Full metadata record
DC poleHodnotaJazyk
dc.contributor.advisorPaločko, Lukáš
dc.contributor.authorVeselý, Sebastian
dc.contributor.refereePoupa, Martin
dc.date.accepted2014-06-24
dc.date.accessioned2015-03-25T09:32:07Z
dc.date.available2013-10-14cs
dc.date.available2015-03-25T09:32:07Z
dc.date.issued2014
dc.date.submitted2014-06-09
dc.identifier58474
dc.identifier.urihttp://hdl.handle.net/11025/13113
dc.description.abstractBakalářská práce prezentuje návrh sčítačky typu CLA. Cílem bylo pro 4-bitovou sčítačku CLA provést analýzu na úrovni logických členů a porovnat ji s odlišnými druhy řešení sčítačky. Sčítačky byly porovnávány hlavně podle doby zpoždění. Porovnáním architektur a rozdílných implementací bylo zjištěno,že je vhodné sčítačku navrhovat pro danou aplikaci a tím dosáhneme nejlepších výsledků. Simulací jsme zjistili, jak sčítačka CLA řeší problém s propagací přenosu a zkracuje dobu zpoždění.cs
dc.format36 s. (32 000 znaků)cs
dc.format.mimetypeapplication/pdf
dc.language.isocscs
dc.publisherZápadočeská univerzita v Plznics
dc.relation.isreferencedbyhttps://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=58474-
dc.rightsPlný text práce je přístupný bez omezení.cs
dc.subjectsčítačkacs
dc.subjectCMOScs
dc.subjecttranzistorcs
dc.subjectlogický člencs
dc.subjectarchitekturacs
dc.titleNávrh sčítačky typu CLAcs
dc.title.alternativeDesign of Carry-Lookahead Adderen
dc.typebakalářská prácecs
dc.thesis.degree-nameBc.cs
dc.thesis.degree-levelBakalářskýcs
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta elektrotechnickács
dc.description.departmentKatedra aplikované elektroniky a telekomunikacícs
dc.thesis.degree-programElektrotechnika a informatikacs
dc.description.resultObhájenocs
dc.rights.accessopenAccessen
dc.description.abstract-translatedThe bachelor thesis deals with the CLA type of Adders. The main goal is to analyze the 4-bit Adder and compare it with other types of Adders. During the comparison we especially focused on delay of the carry. We confirmed that for the best results it is better to consider the specific application of use of the Adder. During the simulation it was found out how the CLA Adder solves the issue of propagation delay and shorts the delay of the carry. The comparison was primarily based on the delay of carry. By comparison of different structures and implementations it was found that the best solution when designing an Adder is to consider the specific requirements of each application. Using computer simulation we found out how the CLA Adder deals with propagation delay issues and how it shorts the delay of carry.en
dc.subject.translatedadderen
dc.subject.translatedCMOSen
dc.subject.translatedtransistoren
dc.subject.translatedlogic gateen
dc.subject.translatedarchitectureen
Vyskytuje se v kolekcích:Bakalářské práce / Bachelor´s works (KAE)

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
Navrh scitacky typu CLA.pdfPlný text práce761,52 kBAdobe PDFZobrazit/otevřít
058474_vedouci.pdfPosudek vedoucího práce327,65 kBAdobe PDFZobrazit/otevřít
058474_oponent.pdfPosudek oponenta práce340,41 kBAdobe PDFZobrazit/otevřít
058474_hodnoceni.pdfPrůběh obhajoby práce191,78 kBAdobe PDFZobrazit/otevřít
Zobrazit minimální záznam Zobrazit statistiky


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/13113

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání
navigace
  1. DSpace at University of West Bohemia
  2. Vysokoškolské kvalifikační práce / Theses
  3. Fakulta elektrotechnická / Faculty of Electrical Engineering
  4. Katedra aplikované elektroniky a telekomunikací / Department of Applied Electronics and Telecommunications
  5. Bakalářské práce / Bachelor´s works (KAE)